- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1929 > ISPLSI 1032EA-200LT100 (Lattice Semiconductor Corporation)IC PLD ISP 64I/O 4.5NS 100TQFP PDF資料下載
參數(shù)資料
| 型號： | ISPLSI 1032EA-200LT100 |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數(shù)： | 16/16頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC PLD ISP 64I/O 4.5NS 100TQFP |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 系列： | ispLSI® 1000EA |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時間 tpd(1)： | 4.5ns |
| 電壓電源 - 內(nèi)部： | 4.75 V ~ 5.25 V |
| 邏輯元件/邏輯塊數(shù)目： | 32 |
| 門數(shù)： | 6000 |
| 輸入/輸出數(shù)： | 64 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 100-LQFP |
| 供應(yīng)商設(shè)備封裝： | 100-TQFP（14x14） |
| 包裝： | 托盤 |
| 其它名稱： | ISPLSI1032EA-200LT100 |
9
Specifications ispLSI 1032EA
USE
ispMA
CH
4A5
FOR
NEW
5V
DESIGNS
USE
1032EA-200
FOR
NEW
DESIGNS
tob
1. Internal Timing Parameters are not tested and are for reference only.
Table 2-0037A/1032EA
v.2.4
Outputs
UNITS
-170
MIN.
MAX.
DESCRIPTION
#
PARAM.
50 Output Buffer Delay
ns
toen
52 I/O Cell OE to Output Enabled
ns
tgy0
55 Clock Delay, Y0 to Global GLB Clock Line (Ref. clk)
ns
Global Reset
Clocks
tgr
60 Global Reset to GLB and I/O Registers
ns
todis
53 I/O Cell OE to Output Disabled
ns
tgy1/2
56 Clock Delay, Y1 or Y2 to Global GLB Clock Line
ns
tgcp
57 Clock Delay, Clock GLB to Global GLB Clock Line
ns
tioy2/3
58 Clock Delay, Y2 or Y3 to I/O Cell Global Clock Line
ns
tiocp
59 Clock Delay, Clock GLB to I/O Cell Global Clock Line
ns
tgoe
54 Global OE
ns
tsl
51 Output Buffer Delay, Slew Limited Adder
ns
-200
—
0.9
—
0.9
0.8
0.0
0.8
—
0.9
3.1
0.9
0.0
3.1
0.9
1.8
0.0
2.8
1.4
5.0
—
0.9
—
0.9
0.8
0.0
0.8
—
1.1
3.5
0.9
0.4
3.5
0.9
1.8
0.0
2.8
2.9
5.0
Internal Timing Parameters1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ISPLSI 1048-50LQI | IC PLD ISP 96I/O 18NS 120PQFP |
| ISPLSI 1048C-50LQI | IC PLD ISP 96I/O 22NS 128PQFP |
| ISPLSI 1048E-125LTN | IC PLD ISP 96I/O 7.5NS 128TQFP |
| ISPLSI 1048EA-170LT128 | IC PLD ISP 96I/O 5NS 128TQFP |
| ISPLSI 2032A-180LJN44 | IC PLD ISP 32I/O 5NS 44PLCC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISPLSI1032EA-200LT100 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI103L-80LJ | 制造商:LATT 功能描述: |
| ISPLSI1048-50LG/883 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Electrically-Erasable Complex PLD |
| ispLSI1048-50LQ | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ispLSI1048-50LQI | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。