參數資料
型號： IDT74SSTUBF32866BBFG8
廠商： IDT, Integrated Device Technology Inc
文件頁數： 7/30頁
文件大小： 0K
描述： IC BUFFER 25BIT CONF DDR2 96BGA
標準包裝： 3,000
邏輯類型： 1:1、1:2 可配置寄存緩沖器
電源電壓： 1.7 V ~ 1.9 V
位數： 25，14
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 96-LFBGA
供應商設備封裝： 96-CABGA（13.5x5.5）
包裝： 帶卷 (TR)
其它名稱： 74SSTUBF32866BBFG8
IDT74SSTUBF32866B
25-BIT CONFIGURABLE REGISTERED BUFFER FOR DDR2
COMMERCIAL TEMPERATURE GRADE
25-BIT CONFIGURABLE REGISTERED BUFFER FOR DDR2
15
IDT74SSTUBF32866B
7067/1
3
Timing Requirements Over Recommended Operating Free-Air Temperature
Range
Switching Characteristics Over Recommended Free Air Operating Range
(unless otherwise noted)
Symbol
Parameter
VDD = 1.8V ± 0.1V
Units
Min.
Max.
fCLOCK
Clock Frequency
410
MHz
tW
Pulse Duration, CLK, CLK HIGH or LOW
1
ns
tACT1
1
VREF must be held at a valid input voltage level and data inputs must be held at valid logic levels for a
minimum time of tACT(max) after RESET is taken HIGH.
Differential Inputs Active Time
10
ns
tINACT2
2
VREF, data, and clock inputs must be held at a valid input voltage levels (not floating) for a minimum
time of tINACT(max) after RESET is taken LOW.
Differential Inputs Inactive Time
15
ns
tSU
Setup
Time
DCS before CLK
↑ , CLK↓, CSR HIGH; CSR before
CLK
↑ , CLK↓, DCS HIGH
0.6
ns
DCS before CLK
↑ , CLK↓, CSR LOW
0.5
DODT, DOCKE, and data before CLK
↑ , CLK↓
0.5
PAR_IN before CLK
↑ , CLK↓
0.5
tH
Hold
Time
DCS, DODT, DCKE, and data after CLK
↑ , CLK↓
0.4
ns
PAR_IN after CLK
↑ , CLK↓
0.4
Symbol
Parameter
VDD = 1.8V ± 0.1V
Units
Min.
Max.
fMAX
Max Input Clock Frequency
410
MHz
tPDM1
1
Design target as per JEDEC specifications.
Propagation Delay, single bit switching, CLK
↑ / CLK↓to Qn
1.1
1.5
ns
tPDQ2
2
Production Test. (See Production Test Circuit in TEST CIRCUIT AND WAVEFORM section.)
Propagation Delay, single-bit switching, CLK
↑ / CLK↓to Qn
0.4
0.8
ns
tPDMSS1
Propagation Delay, simultaneous switching, CLK
↑ / CLK↓to Qn
1.6
ns
tPD
Propagation Delay, CLK
↑ / CLK↓to PPO
0.5
1.7
ns
tLH
LOW to HIGH Propagation Delay, CLK
↑ / CLK↓to QERR
13
ns
tHL
HIGH to LOW Propagation Delay, CLK
↑ / CLK↓to QERR
0.9
2.4
ns
tPHL
HIGH to LOW Propagation Delay, RESET
↓to PPO to Qn↓
3ns
tPLH
LOW to HIGH Propagation Delay, RESET
↓to QERR↑
3ns
相關PDF資料
PDF描述
CS3106A-24-28P CONN PLUG 24POS STRAIGHT W/PINS
MS3108E18-8S CONN PLUG 8POS RT ANG W/SCKT
MAX232EEPE+ IC TXRX RS232 5V ESD-PROT 16-DIP
MAX3173CAI+T IC TXRX CLK MULTIPROT 28-SSOP
VE-B42-MW-F1 CONVERTER MOD DC/DC 15V 100W
相關代理商/技術參數
參數描述
IDT74SSTUBF32868ABKG 功能描述:IC BUFFR 28BIT REG DDR2 176-BGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - 專用邏輯 系列:- 產品變化通告:Product Discontinuation 25/Apr/2012 標準包裝:1,500 系列:74SSTV 邏輯類型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數:14 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應商設備封裝:48-TSSOP 包裝:帶卷 (TR)
IDT74SSTUBF32868ABKG8 功能描述:IC BUFFER 28BIT CONF DDR2 176BGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - 專用邏輯 系列:- 產品變化通告:Product Discontinuation 25/Apr/2012 標準包裝:1,500 系列:74SSTV 邏輯類型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數:14 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應商設備封裝:48-TSSOP 包裝:帶卷 (TR)
IDT74SSTUBF32869ABKG 功能描述:IC BUFFER 14BIT REG DDR2 150-BGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - 專用邏輯 系列:- 產品變化通告:Product Discontinuation 25/Apr/2012 標準包裝:1,500 系列:74SSTV 邏輯類型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數:14 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應商設備封裝:48-TSSOP 包裝:帶卷 (TR)
IDT74SSTUBF32869ABKG8 功能描述:IC BUFFER 14BIT CONF DDR2 150BGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - 專用邏輯 系列:- 產品變化通告:Product Discontinuation 25/Apr/2012 標準包裝:1,500 系列:74SSTV 邏輯類型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數:14 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應商設備封裝:48-TSSOP 包裝:帶卷 (TR)
IDT74SSTUBH32865ABKG 功能描述:IC BUFFER 28BIT 1:2 REG 160-BGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - 專用邏輯 系列:- 產品變化通告:Product Discontinuation 25/Apr/2012 標準包裝:1,500 系列:74SSTV 邏輯類型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數:14 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應商設備封裝:48-TSSOP 包裝:帶卷 (TR)
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯系方式

*
*
*