VLOAD GN" />
參數(shù)資料
型號(hào)： IDT74ALVCH162374PAG
廠商： IDT, Integrated Device Technology Inc
文件頁(yè)數(shù)： 5/6頁(yè)
文件大?。?/td> 0K
描述： IC FLIP FLOP 16BIT D 3ST 48TSSOP
標(biāo)準(zhǔn)包裝： 39
系列： 74ALVCH
功能： 標(biāo)準(zhǔn)
類型： D 型
輸出類型： 三態(tài)非反相
元件數(shù)： 2
每個(gè)元件的位元數(shù)： 8
頻率 - 時(shí)鐘： 150MHz
延遲時(shí)間 - 傳輸： 1ns
觸發(fā)器類型： 正邊沿
輸出電流高，低： 12mA，12mA
電源電壓： 2.3 V ~ 3.6 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 48-TFSOP（0.240"，6.10mm 寬）
包裝： 管件
其它名稱： 74ALVCH162374PAG
INDUSTRIALTEMPERATURERANGE
IDT74ALVCH162374
3.3VCMOS16-BITEDGE-TRIGGEREDD-TYPEFLIP-FLOP
5
Open
VLOAD
GND
VCC
Pulse
Generator
D.U.T.
500
Ω
500
Ω
CL
RT
VIN
VOUT
(1, 2)
ALVC Link
INPUT
VIH
0V
VOH
VOL
tPLH1
tSK (x)
OUTPUT 1
OUTPUT 2
tPHL1
tSK (x)
tPLH2
tPHL2
VT
VOH
VT
VOL
tSK(x) = tPLH2 - tPLH1 or tPHL2 - tPHL1
ALVC Link
SAME PHASE
INPUT TRANSITION
OPPOSITE PHASE
INPUT TRANSITION
0V
VOH
VOL
tPLH
tPHL
tPLH
OUTPUT
VIH
VT
VIH
VT
ALVC Link
DATA
INPUT
0V
tREM
TIMING
INPUT
SYNCHRONOUS
CONTROL
tSU
tH
tSU
tH
VIH
VT
VIH
VT
VIH
VT
VIH
VT
ALVC Link
ASYNCHRONOUS
CONTROL
LOW-HIGH-LOW
PULSE
HIGH-LOW-HIGH
PULSE
VT
tW
VT
ALVC Link
CONTROL
INPUT
tPLZ
0V
OUTPUT
NORMALLY
LOW
tPZH
0V
SWITCH
CLOSED
OUTPUT
NORMALLY
HIGH
ENABLE
DIS-
ABLE
SWITCH
OPEN
tPHZ
0V
VLZ
VOH
V
T
VT
tPZL
VLOAD/2
VIH
VT
VOL
VHZ
ALVC Link
TEST CIRCUITS AND WAVEFORMS
Propagation Delay
Test Circuit for All Outputs
Enable and Disable Times
Set-up, Hold, and Release Times
NOTES:
1.
For tSK(o) OUTPUT1 and OUTPUT2 are any two outputs.
2.
For tSK(b) OUTPUT1 and OUTPUT2 are in the same bank.
DEFINITIONS:
CL = Load capacitance: includes jig and probe capacitance.
RT = Termination resistance: should be equal to ZOUT of the Pulse Generator.
NOTES:
1. Pulse Generator for All Pulses: Rate
≤ 1.0MHz; tF ≤ 2.5ns; tR ≤ 2.5ns.
2. Pulse Generator for All Pulses: Rate
≤ 1.0MHz; tF ≤ 2ns; tR ≤ 2ns.
Output Skew - tSK(X)
Pulse Width
NOTE:
1. Diagram shown for input Control Enable-LOW and input Control Disable-HIGH.
Symbol
VCC
(1)= 3.3V±0.3V VCC(1)=2.7V
VCC
(2)= 2.5V±0.2V
Unit
VLOAD
6
2 x Vcc
V
VIH
2.7
Vcc
V
VT
1.5
Vcc / 2
V
VLZ
300
150
mV
VHZ
300
150
mV
CL
50
30
pF
TEST CONDITIONS
SWITCH POSITION
Test
Switch
Open Drain
Disable Low
VLOAD
Enable Low
Disable High
GND
Enable High
All Other Tests
Open
相關(guān)PDF資料
PDF描述
IDT74ALVCH16260PAG IC LATCH 12-24BIT 3.3V 56-TSSOP
IDT74ALVCH16721PAG8 IC FLIP FLOP 20BIT 3ST 56-TSSOP
IDT74ALVCH32374BFG IC FLIP FLOP 32BIT D 3ST 96LFBGA
IDT74FCT162373ETPAG IC TRANSP LATCH 16BIT 48-TSSOP
IDT74FCT162374ETPAG IC REGISTER 16BIT 3ST 48-TSSOP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
IDT74ALVCH162374PAG8 功能描述:IC FLIP FLOP 16BIT D 3ST 48TSSOP RoHS:是 類別:集成電路 (IC) >> 邏輯 - 觸發(fā)器 系列:74ALVCH 標(biāo)準(zhǔn)包裝:1 系列:74LVX 功能:主復(fù)位 類型:D 型總線 輸出類型:非反相 元件數(shù):1 每個(gè)元件的位元數(shù):8 頻率 - 時(shí)鐘:150MHz 延遲時(shí)間 - 傳輸:7.1ns 觸發(fā)器類型:正邊沿 輸出電流高，低:4mA，4mA 電源電壓:2 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:20-TSSOP（0.173"，4.40mm 寬） 包裝:Digi-Reel® 其它名稱:74LVX273MTCXDKR
IDT74ALVCH162374PV 制造商:Integrated Device Technology Inc 功能描述:
IDT74ALVCH16244PAG 功能描述:IC BUFF DVR TRI-ST 16BIT 48TSSOP RoHS:是 類別:集成電路 (IC) >> 邏輯 - 緩沖器，驅(qū)動(dòng)器，接收器，收發(fā)器 系列:74ALVCH 標(biāo)準(zhǔn)包裝:2,000 系列:74LVCH 邏輯類型:緩沖器/線路驅(qū)動(dòng)器，非反相 元件數(shù):2 每個(gè)元件的位元數(shù):4 輸出電流高，低:24mA，24mA 電源電壓:1.65 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:20-SOIC（0.295"，7.50mm 寬） 供應(yīng)商設(shè)備封裝:20-SOIC 包裝:帶卷 (TR)
IDT74ALVCH16244PAG8 功能描述:IC BUFF DVR TRI-ST 16BIT 48TSSOP RoHS:是 類別:集成電路 (IC) >> 邏輯 - 緩沖器，驅(qū)動(dòng)器，接收器，收發(fā)器 系列:74ALVCH 標(biāo)準(zhǔn)包裝:47 系列:74LVX 邏輯類型:緩沖器/線路驅(qū)動(dòng)器，非反相 元件數(shù):4 每個(gè)元件的位元數(shù):1 輸出電流高，低:4mA，4mA 電源電壓:2 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:14-SOIC（0.209"，5.30mm 寬） 供應(yīng)商設(shè)備封裝:14-SOIC 包裝:管件
IDT74ALVCH16245PA 制造商:Integrated Device Technology Inc 功能描述: 制造商:Integrated Device Technology Inc 功能描述:ALVC/VCX/A SERIES, DUAL 8-BIT TRANSCEIVER, TRUE OUTPUT, PDSO48
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*