- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2000 > IDT5V49EE902NLGI (IDT, Integrated Device Technology Inc)IC CLOCK GEN PLL 500MHZ 32VFQFPN PDF資料下載
參數(shù)資料
| 型號： | IDT5V49EE902NLGI |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 20/33頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLOCK GEN PLL 500MHZ 32VFQFPN |
| 標(biāo)準(zhǔn)包裝： | 490 |
| 類型： | * |
| PLL： | 帶旁路 |
| 輸入： | LVCMOS，LVTTL，晶體 |
| 輸出： | HCSL，LVCMOS，LVDS，LVPECL，LVTTL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 3:7 |
| 差分 - 輸入:輸出： | 無/是 |
| 頻率 - 最大： | 500MHz |
| 除法器/乘法器： | 是/是 |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 32-VFQFN 裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 32-VFQFPN（5x5） |
| 包裝： | 托盤 |
| 其它名稱： | 800-2582 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁當(dāng)前第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁
IDT5V49EE902
EEPROM PROGRAMMABLE CLOCK GENERATOR
CLOCK SYNTHESIZER
IDT EEPROM PROGRAMMABLE CLOCK GENERATOR
27
IDT5V49EE902
REV P 092412
0x77
00
SLEW2[1:0]
CMEN3
CMEN1
CMEN# - common mode enable
Set to 1 for LVDS, LVPECL
Set to 0 for LVTTL
0x78
00
OEM3[1:0]
SLEW3[1:0]
INV3[1:0]
LVL3[1:0]
OEM3 controls OUT3 and OUT6
0x79
00
OEM4[1:0]
SLEW4[1:0]
INV4[1:0]
LVL4[1:0]
OEM4 controls OUT4 and
OUT4b
0x7A
00
OEM5[1:0]
SLEW5[1:0]
INV5[1:0]
LVL5[1:0]
OEM5 controls OUT5 and
OUT5b
0x7B
00
SLEW6[1:0]
CMEN5
CMEN4
0x7C
XX1
Reserved
0x7D
XX1
Reserved
0x7E
XX1
Reserved
0x7F
XX1
Reserved
0x80
00
SSVCO[15:8]_CFG0
PLL3 Spread Spectrum
Feedback Counter
0x81
00
SSVCO[15:8]_CFG1
0x82
00
SSVCO[15:8]_CFG2
0x83
00
SSVCO[15:8]_CFG3
0x84
00
SSVCO[15:8]_CFG4
0x85
00
SSVCO[15:8]_CFG5
0x86
00
Reserved
0x87
00
Reserved
0x88
FF
PM1_CFG0
Q1[6:0]_CFG0
Output Divides
for Q<>111111,
PM=0 - Divide by 2
PM=1, (Q+2)*2
for Q=1111111
PM=0, disable the output divider
PM=1, bypass the output divide,
(divide by 1)
0x89
FF
PM1_CFG1
Q1[6:0]_CFG1
0x8A
FF
PM1_CFG2
Q1[6:0]_CFG2
0x8B
FF
PM1_CFG3
Q1[6:0]_CFG3
0x8C
FF
PM1_CFG4
Q1[6:0]_CFG4
0x8D
FF
PM1_CFG5
Q1[6:0]_CFG5
0x8E
7F
PM2_CFG4
Q2[6:0]_CFG4
0x8F
7F
PM2_CFG5
Q2[6:0]_CFG5
0x90
7F
PM2_CFG0
Q2[6:0]_CFG0
0x91
7F
PM2_CFG1
Q2[6:0]_CFG1
0x92
7F
PM2_CFG2
Q2[6:0]_CFG2
0x93
7F
PM2_CFG3
Q2[6:0]_CFG3
0x94
7F
PM3_CFG0
Q3[6:0]_CFG0
0x95
7F
PM3_CFG1
Q3[6:0]_CFG1
0x96
7F
PM3_CFG2
Q3[6:0]_CFG2
0x97
7F
PM3_CFG3
Q3[6:0]_CFG3
0x98
7F
PM3_CFG4
Q3[6:0]_CFG4
0x99
7F
PM3_CFG5
Q3[6:0]_CFG5
0x9A
7F
PM4_CFG4
Q4[6:0]_CFG4
0x9B
7F
PM4_CFG5
Q4[6:0]_CFG5
0x9C
7F
PM4_CFG0
Q4[6:0]_CFG0
0x9D
7F
PM4_CFG1
Q4[6:0]_CFG1
0x9E
7F
PM4_CFG2
Q4[6:0]_CFG2
0x9F
7F
PM4_CFG3
Q4[6:0]_CFG3
0xA0
7F
PM5_CFG0
Q5[6:0]_CFG0
0xA1
7F
PM5_CFG1
Q5[6:0]_CFG1
0xA2
7F
PM5_CFG2
Q5[6:0]_CFG2
0xA3
7F
PM5_CFG3
Q5[6:0]_CFG3
0xA4
7F
PM5_CFG4
Q5[6:0]_CFG4
0xA5
7F
PM5_CFG5
Q5[6:0]_CFG5
0xA6
7F
PM6_CFG4
Q6[6:0]_CFG4
Addr
Default
Register
Hex
Value
Bit #
Description
76
5
4
3
2
1
0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IDT5V49EE904NLGI8 | IC PLL CLK GEN 200MHZ 32VFQFN |
| IDT821024PPG | IC PCM CODEC QUAD NONPROG 44TQFP |
| IDT821034DNG | IC PCM CODEC QUAD MPI 52-PQFP |
| IDT821054PQF | IC PCM CODEC QUAD MPI 64-PQFP |
| IDT82V3001APVG8 | IC PLL WAN W/SGL REF INP 56-SSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IDT5V49EE902NLGI8 | 制造商:Integrated Device Technology Inc 功能描述:IC CLK GEN EEPROM PROGR 32QFN |
| IDT5V49EE903NLGI | 制造商:Integrated Device Technology Inc 功能描述:IC CLOCK GENERATOR |
| IDT5V49EE903NLGI8 | 制造商:Integrated Device Technology Inc 功能描述:IC CLK GEN EEPROM PROGR 32QFN |
| IDT5V49EE903PGGI | 制造商:Integrated Device Technology Inc 功能描述:IC CLOCK GENERATOR |
| IDT5V49EE903PGGI8 | 制造商:Integrated Device Technology Inc 功能描述:IC CLK GEN EEPROM PROGR 28TSSOP |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。