- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385437 > HYS72T64001HR (QIMONDA) 240-Pin Registered DDR2 SDRAM Modules PDF資料下載
參數(shù)資料
| 型號： | HYS72T64001HR |
| 廠商： | QIMONDA |
| 英文描述： | 240-Pin Registered DDR2 SDRAM Modules |
| 中文描述： | 240針DDR2 SDRAM的注冊模塊 |
| 文件頁數(shù)： | 30/67頁 |
| 文件大小： | 1462K |
| 代理商： | HYS72T64001HR |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁當前第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁
Internet Data Sheet
Rev. 1.21, 2007-03
09152006-J5FK-C565
30
HYS72T[32/64]0xxHR–[2.5/3/3S/3.7/5]–A
Registered DDR2 SDRAM Modules
DQS falling edge hold time from CK (write
cycle)
DQS falling edge to CK setup time (write cycle)
t
DSS
Four Activate Window period
t
DSH
0.2
—
t
CK
—
0.2
37.5
50
MIN. (
t
CL,
t
CH
)
—
475
0.6
—
—
—
t
CK
ns
ns
—
—
t
FAW
13)
Clock half period
Data-out high-impedance time from CK / CK
Address and control input hold time
Address and control input pulse width
(each input)
Address and control input setup time
DQ low-impedance time from CK / CK
DQS low-impedance from CK / CK
Mode register set command cycle time
OCD drive mode output delay
Data output hold time from DQS
Data hold skew factor
Average periodic refresh Interval
t
HP
t
HZ
t
IH
(base)
t
IPW
12)
t
AC.MAX
—
—
ps
ps
t
CK
13)
11)
—
t
IS
(base)
t
LZ(DQ)
t
LZ(DQS)
t
MRD
t
OIT
t
QH
t
QHS
t
REFI
350
2
×
t
AC.MIN
t
AC.MIN
2
0
t
HP
–
t
QHS
—
—
—
75
—
t
AC.MAX
t
AC.MAX
—
12
—
450
7.8
3.9
—
ps
ps
ps
t
CK
ns
—
ps
μ
s
μ
s
ns
11)
14)
14)
—
—
—
—
14)15)
16)18)
Auto-Refresh to Active/Auto-Refresh
command period
Precharge-All (4 banks) command period
Precharge-All (8 banks) command period
Read preamble
Read postamble
Active bank A to Active bank B command
period
t
RFC
17)
t
RP
t
RP
t
RPRE
t
RPST
t
RRD
t
RP
+ 1
t
CK
15 + 1
t
CK
0.9
0.40
7.5
10
7.5
0.25 x
t
CK
0.40
15
—
—
1.1
0.60
—
—
—
—
0.60
—
ns
ns
t
CK
t
CK
ns
ns
ns
t
CK
t
CK
ns
—
—
14)
14)
14)18)
16)20)
Internal Read to Precharge command delay
Write preamble
Write postamble
Write recovery time for write without Auto-
Precharge
Write recovery time for write with Auto-
Precharge
Internal Write to Read command delay
Exit power down to any valid command
(other than NOP or Deselect)
Exit active power-down mode to Read
command (slow exit, lower power)
Exit precharge power-down to any valid
command (other than NOP or Deselect)
t
RTP
t
WPRE
t
WPST
t
WR
—
—
19)
—
WR
t
WR
/
t
CK
t
CK
20)
t
WTR
t
XARD
10
2
—
—
ns
t
CK
21)
22)
t
XARDS
6 – AL
—
t
CK
22)
t
XP
2
—
t
CK
—
Parameter
Symbol
DDR2–400
Unit
Note
1)2)3)4)5)
6)7)
Min.
Max.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HYS72T64001HR-2.5-A | 240-Pin Registered DDR2 SDRAM Modules |
| HYS72T64001HR-3.7-A | 240-Pin Registered DDR2 SDRAM Modules |
| HYS72T64001HR-3-A | 240-Pin Registered DDR2 SDRAM Modules |
| HYS72T64001HR-3S-A | 240-Pin Registered DDR2 SDRAM Modules |
| HYS72T64001HR-5-A | 240-Pin Registered DDR2 SDRAM Modules |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HYS72T64001HR-2.5-A | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Registered DDR2 SDRAM Modules |
| HYS72T64001HR-3.7-A | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Registered DDR2 SDRAM Modules |
| HYS72T64001HR-3-A | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Registered DDR2 SDRAM Modules |
| HYS72T64001HR-3S-A | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Registered DDR2 SDRAM Modules |
| HYS72T64001HR-5-A | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Registered DDR2 SDRAM Modules |
發(fā)布緊急采購，3分鐘左右您將得到回復。