- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄385436 > HYS72T256000ER (QIMONDA) 240-Pin Registered DDR2 SDRAM Modules PDF資料下載
參數(shù)資料
| 型號(hào)： | HYS72T256000ER |
| 廠商： | QIMONDA |
| 英文描述： | 240-Pin Registered DDR2 SDRAM Modules |
| 中文描述： | 240針DDR2 SDRAM的注冊(cè)模塊 |
| 文件頁(yè)數(shù)： | 17/33頁(yè) |
| 文件大?。?/td> | 892K |
| 代理商： | HYS72T256000ER |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)當(dāng)前第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)
Internet Data Sheet
Rev. 1.0, 2006-10
10202006-EHWJ-OT02
17
HYS72T256000ER-[3.7/5]-B
Registerd DDR2 SDRAM Module
DQ and DM input setup time (differential data
strobe)
DQ and DM input setup time (single ended data
strobe)
DQS falling edge hold time from CK (write
cycle)
DQS falling edge to CK setup time (write cycle)
t
DSS
Four Activate Window period
t
DS
(base)
100
—
ps
11)
t
DS1
(base)
–25
—
ps
11)
t
DSH
0.2
—
t
CK
0.2
37.5
50
MIN. (
t
CL,
t
CH
)
—
375
0.6
—
—
—
t
CK
ns
ns
—
ps
ps
t
CK
t
FAW
13)
Clock half period
Data-out high-impedance time from CK / CK
Address and control input hold time
Address and control input pulse width
(each input)
Address and control input setup time
DQ low-impedance time from CK / CK
DQS low-impedance from CK / CK
Mode register set command cycle time
OCD drive mode output delay
Data output hold time from DQS
Data hold skew factor
Average periodic refresh Interval
t
HP
t
HZ
t
IH
(base)
t
IPW
12)
t
AC.MAX
—
—
13)
11)
t
IS
(base)
t
LZ(DQ)
t
LZ(DQS)
t
MRD
t
OIT
t
QH
t
QHS
t
REFI
250
2
×
t
AC.MIN
t
AC.MIN
2
0
t
HP
–
t
QHS
—
—
—
127.5
—
t
AC.MAX
t
AC.MAX
—
12
—
400
7.8
3.9
—
ps
ps
ps
t
CK
ns
—
ps
μ
s
μ
s
ns
11)
14)
14)
14)15)
16)18)
Auto-Refresh to Active/Auto-Refresh
command period
Precharge-All (4 banks) command period
Precharge-All (8 banks) command period
Read preamble
Read postamble
Active bank A to Active bank B command
period
t
RFC
17)
t
RP
t
RP
t
RPRE
t
RPST
t
RRD
t
RP
+ 1
t
CK
15 + 1
t
CK
0.9
0.40
7.5
10
7.5
0.25 x
t
CK
0.40
15
—
—
1.1
0.60
—
—
—
—
0.60
—
ns
ns
t
CK
t
CK
ns
ns
ns
t
CK
t
CK
ns
14)
14)
14)18)
16)20)
Internal Read to Precharge command delay
Write preamble
Write postamble
Write recovery time for write without Auto-
Precharge
Write recovery time for write with Auto-
Precharge
Internal Write to Read command delay
Exit power down to any valid command
(other than NOP or Deselect)
t
RTP
t
WPRE
t
WPST
t
WR
19)
WR
t
WR
/
t
CK
—
t
CK
20)
t
WTR
t
XARD
7.5
2
—
—
ns
t
CK
21)
22)
Parameter
Symbol
DDR2–533
Unit
Note
1)2)3)4)5)
6)7)
Min.
Max.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HYS72T256000ER-3.7-B | 240-Pin Registered DDR2 SDRAM Modules |
| HYS72T256000ER-5-B | 240-Pin Registered DDR2 SDRAM Modules |
| HYS72T256020EU-2.5-B | 240-Pin unbuffered DDR2 SDRAM Modules |
| HYS72T256020EU-25F-B | 240-Pin unbuffered DDR2 SDRAM Modules |
| HYS72T256020EU-3.7-B | 240-Pin unbuffered DDR2 SDRAM Modules |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HYS72T256000ER-3.7-B | 制造商:QIMONDA 制造商全稱(chēng):QIMONDA 功能描述:240-Pin Registered DDR2 SDRAM Modules |
| HYS72T256000ER-5-B | 制造商:QIMONDA 制造商全稱(chēng):QIMONDA 功能描述:240-Pin Registered DDR2 SDRAM Modules |
| HYS72T256000HR | 制造商:QIMONDA 制造商全稱(chēng):QIMONDA 功能描述:240-Pin Registered DDR SDRAM Modules |
| HYS72T256000HR-3.7-A | 制造商:QIMONDA 制造商全稱(chēng):QIMONDA 功能描述:240-Pin Registered DDR SDRAM Modules |
| HYS72T256000HR-3S-A | 制造商:QIMONDA 制造商全稱(chēng):QIMONDA 功能描述:240-Pin Registered DDR SDRAM Modules |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。