- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385433 > HYS72D64301 (QIMONDA) 184 - Pin Registered Double-Data-Rate SDRAM Module PDF資料下載
參數(shù)資料
| 型號(hào)： | HYS72D64301 |
| 廠商： | QIMONDA |
| 英文描述： | 184 - Pin Registered Double-Data-Rate SDRAM Module |
| 中文描述： | 184 -引腳錄得雙數(shù)據(jù)速率SDRAM模塊 |
| 文件頁數(shù)： | 19/51頁 |
| 文件大?。?/td> | 1115K |
| 代理商： | HYS72D64301 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁當(dāng)前第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁
Internet Data Sheet
Rev. 1.42, 2007-01
03292006-7CZA-YS85
19
HYS72D[64/128/256]xxx[G/H]BR–[5/6/7]–B
Registered DDR SDRAM Module
TABLE 14
AC Timing - Absolute Specifications for PC3200 and PC2700
Parameter
Symbol
–5
–6
Unit
Note/ Test
Condition
1)
DDR400B
DDR333
Min.
Max.
Min.
Max.
DQ output access time from
CK/CK
CK high-level width
Clock cycle time
t
AC
–0.5
+0.5
–0.7
+0.7
ns
2)3)4)5)
t
CH
t
CK
0.45
5
6
7.5
0.45
(
t
WR
/
t
CK
)+(
t
RP
/
t
CK
)
0.55
8
12
12
0.55
0.45
6
6
7.5
0.45
0.55
12
12
12
0.55
t
CK
ns
ns
ns
t
CK
t
CK
2)3)4)5)
CL = 3.0
2)3)4)5)
CL = 2.5
2)3)4)5)
CL = 2.0
2)3)4)5)
CK low-level width
Auto precharge write recovery +
precharge time
DQ and DM input hold time
DQ and DM input pulse width
(each input)
DQS output access time from
CK/CK
DQS input low (high) pulse width
(write cycle)
DQS-DQ skew (DQS and
associated DQ signals)
Write command to 1
st
DQS
latching transition
DQ and DM input setup time
DQS falling edge hold time from
CK (write cycle)
DQS falling edge to CK setup time
(write cycle)
Clock Half Period
Data-out high-impedance time
from CK/CK
Address and control input hold
time
t
CL
t
DAL
2)3)4)5)
2)3)4)5)6)
t
DH
t
DIPW
0.4
1.75
—
—
0.45
1.75
—
—
ns
ns
2)3)4)5)
2)3)4)5)6)
t
DQSCK
–0.6
+0.6
–0.6
+0.6
ns
2)3)4)5)
t
DQSL,H
0.35
—
0.35
—
t
CK
2)3)4)5)
t
DQSQ
—
+0.40
—
+0.40
ns
TFBGA
2)3)4)5)
t
DQSS
0.72
1.25
0.75
1.25
t
CK
2)3)4)5)
t
DS
t
DSH
0.4
0.2
—
—
0.45
0.2
—
—
ns
t
CK
2)3)4)5)
2)3)4)5)
t
DSS
0.2
—
0.2
—
t
CK
2)3)4)5)
t
HP
t
HZ
Min. (
t
CL
,
t
CH
)
—
—
+0.7
Min. (
t
CL
,
t
CH
)
—
—
+0.7
ns
ns
2)3)4)5)
2)3)4)5)7)
t
IH
0.6
—
0.75
—
ns
Fast slew rate
3)4)5)6)8)
0.7
—
0.8
—
ns
Slow slew
rate
3)4)5)6)8)
Control and Addr. input pulse
width (each input)
Address and control input setup
time
t
IPW
2.2
—
2.2
—
ns
2)3)4)5)9)
t
IS
0.6
—
0.75
—
ns
Fast slew rate
3)4)5)6)8)
0.7
—
0.8
—
ns
Slow slew
rate
3)4)5)6)8)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HYS72D64301GBR-5-B | 184 - Pin Registered Double-Data-Rate SDRAM Module |
| HYS72D64301GBR-6-B | 184 - Pin Registered Double-Data-Rate SDRAM Module |
| HYS72D64301HBR-5-B | 184 - Pin Registered Double-Data-Rate SDRAM Module |
| HYS72T128000HP-2.5-B | 240-Pin Registered DDR2 SDRAM Modules |
| HYS72T128000HP-25F-B | 240-Pin Registered DDR2 SDRAM Modules |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HYS72D64301GBR-5-B | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:184 - Pin Registered Double-Data-Rate SDRAM Module |
| HYS72D64301GBR-6-B | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:184 - Pin Registered Double-Data-Rate SDRAM Module |
| HYS72D64301HBR_07 | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:184-Pin Registered Double-Data-Rate SDRAM Module |
| HYS72D64301HBR-5-B | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:184 - Pin Registered Double-Data-Rate SDRAM Module |
| HYS72D64301HBR-5-C | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:184-Pin Registered Double-Data-Rate SDRAM Module |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。