- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383036 > GS8170DW72AC-350 (GSI TECHNOLOGY) 18Mb ヒ1x1Dp CMOS I/O Double Late Write SigmaRAM PDF資料下載
參數(shù)資料
| 型號： | GS8170DW72AC-350 |
| 廠商： | GSI TECHNOLOGY |
| 元件分類： | DRAM |
| 英文描述： | 18Mb ヒ1x1Dp CMOS I/O Double Late Write SigmaRAM |
| 中文描述： | 256K X 72 STANDARD SRAM, 1.6 ns, PBGA209 |
| 封裝： | 14 X 22 MM, 1 MM PITCH, BGA-209 |
| 文件頁數(shù)： | 10/32頁 |
| 文件大?。?/td> | 766K |
| 代理商： | GS8170DW72AC-350 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁當(dāng)前第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁
GS8170DW36/72AC-350/333/300/250
Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
Rev: 1.04 4/2005
10/32
2003, GSI Technology
Programmable Enables
Σ
RAMs feature two user-programmable chip enable inputs, E2 and E3. The sense of the inputs, whether they function as active
low or active high inputs, is determined by the state of the programming inputs, EP2 and EP3. For example, if EP2 is held at V
DD
,
E2 functions as an active high enable. If EP2 is held to V
SS
, E2 functions as an active low chip enable input.
Programmability of E2 and E3 allows four banks of depth expansion to be accomplished with no additional logic. By programming
the enable inputs of four SRAMs in binary sequence (00, 01, 10, 11) and driving the enable inputs with two address inputs, four
SRAMs can be made to look like one larger RAM to the system.
Example Four Bank Depth Expansion Schematic—
Σ
1x1Dp
A
CK
E1
E2
E3
W
DQ
CQ
A
0
–A
n
CK
W
DQ
0
–DQ
n
Bank 0
Bank 1
Bank 2
Bank 3
Bank Enable Truth Table
EP2
V
SS
V
SS
V
DD
V
DD
EP3
V
SS
V
DD
V
SS
V
DD
E2
E3
Bank 0
Bank 1
Bank 2
Bank 3
Active Low
Active Low
Active High
Active High
Active Low
Active High
Active Low
Active High
E1
A
n – 1
A
n
A
0
–A
n – 2
A
n – 1
A
n
A
0
–A
n – 2
A
n – 1
A
n
A
0
–A
n – 2
A
n – 1
A
n
A
0
–A
n – 2
A
CK
E2
E3
W
DQ
CQ
A
CK
E2
E3
W
DQ
CQ
A
CK
E2
E1
E3
W
DQ
CQ
E1
E1
CQ
EP2
EP3
0
0
EP2
EP3
1
0
EP2
EP3
0
1
EP2
EP3
1
1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GS8170DW72AC-350I | 18Mb ヒ1x1Dp CMOS I/O Double Late Write SigmaRAM |
| GS8170DW72AGC-250 | 18Mb ヒ1x1Dp CMOS I/O Double Late Write SigmaRAM |
| GS8170DW72AGC-250I | 18Mb ヒ1x1Dp CMOS I/O Double Late Write SigmaRAM |
| GS8170DW72AGC-300 | 18Mb ヒ1x1Dp CMOS I/O Double Late Write SigmaRAM |
| GS8170DW72AGC-300I | 18Mb ヒ1x1Dp CMOS I/O Double Late Write SigmaRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| GS8170DW72AC-350I | 制造商:GSI Technology 功能描述:SRAM SYNC OCTAL 1.8V 18MBIT 256KX72 1.7NS 209FBGA - Trays |
| GS8170DW72AGC-250 | 制造商:GSI Technology 功能描述:SRAM SYNC OCTAL 1.8V 18MBIT 256KX72 2.1NS 209FBGA - Trays |
| GS8170DW72AGC-250I | 制造商:GSI Technology 功能描述:SRAM SYNC OCTAL 1.8V 18MBIT 256KX72 2.1NS 209FBGA - Trays |
| GS8170DW72AGC-300 | 制造商:GSI Technology 功能描述:SRAM SYNC OCTAL 1.8V 18MBIT 256KX72 1.8NS 209FBGA - Trays |
| GS8170DW72AGC-300I | 制造商:GSI Technology 功能描述:SRAM SYNC OCTAL 1.8V 18MBIT 256KX72 1.8NS 209FBGA - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。