參數(shù)資料
型號(hào)： EPM7064AETC44-6
廠商： ALTERA CORP
元件分類： PLD
英文描述： EE PLD, 6 ns, PQFP44
封裝： TQFP-44
文件頁(yè)數(shù)： 21/51頁(yè)
文件大?。?/td> 1559K
代理商： EPM7064AETC44-6
622
Altera Corporation
MAX 7000A Programmable Logic Device Family Data Sheet
Preliminary Information
Table 14. EPM7128A Internal Timing Parameters (Part 1 of 2)
Symbol
Parameter
Conditions
Speed Grade
Unit
-6
-7
-10
-12
Min
Max
Min
Max
Min
Max
Min
Max
tIN
Input pad and buffer delay
0.6
0.7
0.9
1.1
ns
tIO
I/O input pad and buffer
delay
0.6
0.7
0.9
1.1
ns
tFIN
Fast input delay
2.7
3.1
3.6
3.9
ns
tSEXP
Shared expander delay
2.5
3.2
4.3
5.1
ns
tPEXP
Parallel expander delay
0.7
0.8
1.1
1.3
ns
tLAD
Logic array delay
2.4
3.0
4.1
4.9
ns
tLAC
Logic control array delay
2.4
3.0
4.1
4.9
ns
tIOE
Internal output enable
delay
0.0
ns
tOD1
Output buffer and pad
delay, slow slew rate = off
VCCIO = 3.3 V
C1 = 35 pF
0.4
0.6
0.7
0.9
ns
tOD2
Output buffer and pad
delay, slow slew rate = off
VCCIO = 2.5 V
C1 = 35 pF
0.9
1.1
1.2
1.4
ns
tOD3
Output buffer and pad
delay, slow slew rate = on
VCCIO = 2.5 V or 3.3 V
C1 = 35 pF
5.4
5.6
5.7
5.9
ns
tZX1
Output buffer enable
delay, slow slew rate = off
VCCIO = 3.3 V
C1 = 35 pF
4.0
5.0
ns
tZX2
Output buffer enable
delay, slow slew rate = off
VCCIO = 2.5 V
C1 = 35 pF
4.5
5.5
ns
tZX3
Output buffer enable
delay, slow slew rate = on
VCCIO = 3.3 V
C1 = 35 pF
9.0
10.0
ns
tXZ
Output buffer disable
delay
C1 = 5 pF
4.0
5.0
ns
tSU
Register setup time
1.9
2.4
3.1
3.8
ns
tH
Register hold time
1.5
2.2
3.3
4.3
ns
tFSU
Register setup time of fast
input
0.8
1.1
ns
tFH
Register hold time of fast
input
1.7
1.9
ns
相關(guān)PDF資料
PDF描述
EPM9560ABI356-10 EE PLD, 11.4 ns, PBGA356
EPSA12BBJH-15.000MTR CRYSTAL OSCILLATOR, CLOCK, 15 MHz, LVCMOS OUTPUT
EPSA12BBJH-33.55443M CRYSTAL OSCILLATOR, CLOCK, 33.55443 MHz, LVCMOS OUTPUT
EPSA12BBJH-50.000M CRYSTAL OSCILLATOR, CLOCK, 50 MHz, LVCMOS OUTPUT
EPSA12BBJH-9.210MTR CRYSTAL OSCILLATOR, CLOCK, 9.21 MHz, LVCMOS OUTPUT
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EPM7064AETC447 制造商:Altera Corporation 功能描述:
EPM7064AETC44-7 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 64 Macro 36 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM7064AETC44-7N 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 64 Macro 36 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM7064AETI100-5 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Electrically-Erasable Complex PLD
EPM7064AETI100-7 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 64 Macro 68 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*