參數資料
| 型號： | EPF6024ATC144-3 |
| 廠商： | Altera |
| 文件頁數： | 32/52頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FLEX 6000 FPGA 24K 144-TQFP |
| 產品培訓模塊： | Three Reasons to Use FPGA's in Industrial Designs |
| 標準包裝： | 180 |
| 系列： | FLEX 6000 |
| LAB/CLB數： | 196 |
| 邏輯元件/單元數： | 1960 |
| 輸入/輸出數： | 117 |
| 門數： | 24000 |
| 電源電壓： | 3 V ~ 3.6 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 144-LQFP |
| 供應商設備封裝： | 144-TQFP（20x20） |
| 其它名稱： | 544-1288 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁當前第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁
38
Altera Corporation
FLEX 6000 Programmable Logic Device Family Data Sheet
microparameters, which are expressed as worst-case values. Using hand
calculations, these parameters can be used to estimate design
performance. However, before committing designs to silicon, actual
worst-case performance should be modeled using timing simulation and
parameters.
Table 19. LE Timing Microparameters
Symbol
Parameter
Conditions
tREG_TO_REG
LUT delay for LE register feedback in carry chain
tCASC_TO_REG
Cascade-in to register delay
tCARRY_TO_REG
Carry-in to register delay
tDATA_TO_REG
LE input to register delay
tCASC_TO_OUT
Cascade-in to LE output delay
tCARRY_TO_OUT
Carry-in to LE output delay
tDATA_TO_OUT
LE input to LE output delay
tREG_TO_OUT
Register output to LE output delay
tSU
LE register setup time before clock; LE register recovery time after
asynchronous clear
tH
LE register hold time after clock
tCO
LE register clock-to-output delay
tCLR
LE register clear delay
tC
LE register control signal delay
tLD_CLR
Synchronous load or clear delay in counter mode
tCARRY_TO_CARRY Carry-in to carry-out delay
tREG_TO_CARRY
Register output to carry-out delay
tDATA_TO_CARRY
LE input to carry-out delay
tCARRY_TO_CASC
Carry-in to cascade-out delay
tCASC_TO_CASC
Cascade-in to cascade-out delay
tREG_TO_CASC
Register-out to cascade-out delay
tDATA_TO_CASC
LE input to cascade-out delay
tCH
LE register clock high time
tCL
LE register clock low time
相關PDF資料 |
PDF描述 |
|---|---|
| AT28HC256E-12TU | IC EEPROM 256KBIT 120NS 28TSOP |
| AGL400V5-CS196 | IC FPGA 1KB FLASH 400K 196-CSP |
| AT27C4096-55JU | IC OTP 4MBIT 55NS 44PLCC |
| AT28HC256E-12JU | IC EEPROM 256KBIT 120NS 32PLCC |
| A3P060-FGG144T | IC FPGA 1KB FLASH 60K 144-FBGA |
相關代理商/技術參數 |
參數描述 |
|---|---|
| EPF6024ATC144-3N | 功能描述:FPGA - 現場可編程門陣列 FPGA - Flex 6000 196 LABs 117 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EPF8001GM | 制造商:PCA 制造商全稱:PCA ELECTRONICS INC. 功能描述:10/100 LAN Interface Module with Common Mode Termination |
| EPF8007M | 制造商:PCA 功能描述: |
| EPF8008 | 制造商:PCA 制造商全稱:PCA ELECTRONICS INC. 功能描述:High Speed LAN Interface Module |
| EPF8008A | 制造商:PCA 制造商全稱:PCA ELECTRONICS INC. 功能描述:High Speed LAN Interface Module |
發(fā)布緊急采購，3分鐘左右您將得到回復。