- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19913 > EPC1441TC32N (Altera)IC CONFIG DEVICE 440KBIT 32-TQFP PDF資料下載
參數(shù)資料
| 型號： | EPC1441TC32N |
| 廠商： | Altera |
| 文件頁數(shù)： | 8/26頁 |
| 文件大小： | 0K |
| 描述： | IC CONFIG DEVICE 440KBIT 32-TQFP |
| 產品培訓模塊： | Three Reasons to Use FPGA's in Industrial Designs |
| 標準包裝： | 250 |
| 系列： | EPC |
| 可編程類型： | OTP |
| 存儲容量： | 440kb |
| 電源電壓： | 3 V ~ 3.6 V，4.75 V ~ 5.25 V |
| 工作溫度： | 0°C ~ 70°C |
| 封裝/外殼： | 32-TQFP |
| 供應商設備封裝： | 32-TQFP（7x7） |
| 包裝： | 托盤 |
| 其它名稱： | 544-1649 |
Page 16
Timing Information
Configuration Devices for SRAM-Based LUT Devices
January 2012
Altera Corporation
Timing Information
Figure 5 shows the timing waveform when using a configuration device.
Table 8 lists the timing parameters when using EPC2 devices at 3.3 V.
Figure 5. Timing Waveform Using a Configuration Device
Note to Figure 5:
(1) The EPC2 device drives DCLK low and DATA high after configuration. The EPC1 and EPC1441 devices drive DCLK low and tri-state DATA after
configuration.
DD
D
0
1
2
3
Dn
Tri-State
User Mode
(1)
tOEZX
tPOR
tCH
tCL
tDSU
tCO
tDH
Tri-State
OE/nSTATUS
nCS/CONF_DONE
DCLK
DATA
User I/O
INIT_DONE
nINIT_CONF or VCC/nCONFIG
Table 8. Timing Parameters when Using EPC2 devices at 3.3 V
Symbol
Parameter
Min
Typ
Max
Units
tPOR
POR delay (1)
——
200
ms
tOEZX
OE
high to DATA output enabled
—
80
ns
tCE
OE
high to first rising edge on DCLK
——
300
ns
tDSU
Data
setup time before rising edge on DCLK
30
—
ns
tDH
Data
hold time after rising edge on DCLK
0—
—
ns
tCO
DCLK
to DATA out
—
30
ns
tCDOE
DCLK
to DATA enable/disable
—
30
ns
fCLK
DCLK
frequency
5
7.7
12.5
MHz
tMCH
DCLK
high time for the first device in the configuration chain
40
65
100
ns
tMCL
DCLK
low time for the first device in the configuration chain
40
65
100
ns
tSCH
DCLK
high time for subsequent devices
40
—
ns
tSCL
DCLK
low time for subsequent devices
40
—
ns
tCASC
DCLK
rising edge to nCASC
—
25
ns
tCCA
nCS
to nCASC cascade delay
—
15
ns
tOEW
OE
low pulse width (reset) to guarantee counter reset
100
—
ns
tOEC
OE
low (reset) to DCLK disable delay
—
30
ns
tNRCAS
OE
low (reset) to nCASC delay
—
30
ns
Note to Table 8:
(1) During initial power-up, a POR delay occurs to permit voltage levels to stabilize. Subsequent reconfigurations do not incur this delay.
相關PDF資料 |
PDF描述 |
|---|---|
| VI-23H-CX | CONVERTER MOD DC/DC 52V 75W |
| VI-22W-CX | CONVERTER MOD DC/DC 5.5V 75W |
| LNK584DG-TL | IC OFFLINE SWITCH 3W SOIC-8 |
| ASC30DRTF | CONN EDGECARD 60POS .100 DIP SLD |
| T97F336K050ESB | CAP TANT 33UF 50V 10% 3024 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| EPC1441TI32 | 功能描述:FPGA-配置存儲器 IC - Ser. Config Mem Flash 440Kb 8 MHz RoHS:否 制造商:Altera Corporation 存儲類型:Flash 存儲容量:1.6 Mbit 工作頻率:10 MHz 電源電壓-最大:5.25 V 電源電壓-最小:3 V 電源電流:50 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風格:SMD/SMT 封裝 / 箱體:PLCC-20 |
| EPC1441TI32N | 功能描述:FPGA-配置存儲器 IC - Ser. Config Mem Flash 440Kb 8 MHz RoHS:否 制造商:Altera Corporation 存儲類型:Flash 存儲容量:1.6 Mbit 工作頻率:10 MHz 電源電壓-最大:5.25 V 電源電壓-最小:3 V 電源電流:50 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風格:SMD/SMT 封裝 / 箱體:PLCC-20 |
| EPC-15 | 制造商:Curtis Industries 功能描述: 制造商:Curtis Industries 功能描述:Conn Barrier Strip 15 POS 9.52mm Solder ST Thru-Hole 15A |
| EPC15MSIO128 | 制造商:RadiSys 功能描述:EPC15-MSIO-128 |
| EPC15TN2702GB40SSW7NL | 制造商:OMRON AUTOMATION AND SAFETY 功能描述:15" IPC, ATOM, 40GB, WIN7 |
發(fā)布緊急采購，3分鐘左右您將得到回復。