參數(shù)資料
型號: EP20K60EFC672-1
廠商: ALTERA CORP
元件分類: PLD
英文描述: LOADABLE PLD, PBGA672
封裝: 27 X 27 MM, 1 MM PITCH, FINE LINE, BGA-672
文件頁數(shù): 46/114頁
文件大?。?/td> 4116K
代理商: EP20K60EFC672-1
IGLOO nano DC and Switching Characteristics
Ad vance v0.2
2-23
Table 2-28 I/O Weak Pull-Up/Pull-Down Resistances
Minimum and Maximum Weak Pull-Up/Pull-Down Resistance Values
VCCI
R(WEAK PULL-UP)
1
(
)
R(WEAK PULL-DOWN)
2
(
)
Min.
Max.
Min.
Max.
3.3 V
10 k
45 k
10 k
45 k
2.5 V
11 k
55 k
12 k
74 k
1.8 V
18 k
70 k
17 k
110 k
1.5 V
19 k
90 k
19 k
140 k
1.2 V
25 k
110 k
25 k
150 k
Notes:
1. R(WEAK PULL-UP-MAX) = (VOLspec) / I(WEAK PULL-UP-MIN)
2. R(WEAK PULL-UP-MAX) = (VCCImax – VOHspec) / I(WEAK PULL-UP-MIN)
Table 2-29 I/O Short Currents IOSH/IOSL
Drive Strength
IOSL (mA)*
IOSH (mA)*
3.3 V LVTTL / 3.3 V LVCMOS
2 mA
25
27
4 mA
25
27
6 mA
51
54
8 mA
51
54
3.3 V LVCMOS Wide Range
100 A
TBD
2.5 V LVCMOS
2 mA
16
18
4 mA
16
18
6 mA
32
37
8 mA
32
37
1.8 V LVCMOS
2 mA
9
11
4 mA
17
22
1.5 V LVCMOS
2 mA
13
16
1.2 V LVCMOS
1 mA
TBD
1.2 V LVCMOS Wide Range
100 A
TBD
* TJ = 100°C
相關(guān)PDF資料
PDF描述
EP20K60EFC672-2 LOADABLE PLD, PBGA672
EP20K60EFC672-3 LOADABLE PLD, PBGA672
EP20K60EFC672 LOADABLE PLD, PBGA672
EP20K60EQC208 LOADABLE PLD, PQFP208
EP20K60EQC240 LOADABLE PLD, PQFP240
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EP20K60EFI144-1ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K60EFI144-2ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K60EFI144-3ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K60EFI324-1ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K60EFI324-2ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA