參數(shù)資料
型號： EP20K400FC672-2ES
英文描述： FPGA
中文描述： FPGA的
文件頁數(shù)： 10/114頁
文件大小： 1623K
代理商： EP20K400FC672-2ES
Altera Corporation
107
APEX 20K Programmable Logic Device Family Data Sheet
Table 103. EP20K1000E fMAX Routing Delays
Symbol
-1 Speed Grade
-2 Speed Grade
-3 Speed Grade
Unit
Min
Max
Min
Max
Min
Max
tF1-4
0.21
0.23
0.46
ns
tF5-20
1.19
1.26
1.34
ns
tF20+
4.39
4.62
4.95
ns
Table 104. EP20K1000E Minimum Pulse Width Timing Parameters
Symbol
-1 Speed Grade
-2 Speed Grade
-3 Speed Grade
Unit
Min
Max
Min
Max
Min
Max
tCH
2.00
2.50
2.75
ns
tCL
2.00
2.50
2.75
ns
tCLRP
0.17
0.22
0.29
ns
tPREP
0.17
0.22
0.29
ns
tESBCH
2.00
2.50
2.75
ns
tESBCL
2.00
2.50
2.75
ns
tESBWP
1.12
1.42
1.86
ns
tESBRP
0.96
1.22
1.60
ns
Table 105. EP20K1000E External Timing Parameters
Symbol
-1 Speed Grade
-2 Speed Grade
-3 Speed Grade
Unit
Min
Max
Min
Max
Min
Max
tINSU
2.23
2.40
2.55
ns
tINH
0.00
ns
tOUTCO
2.00
5.18
2.00
5.75
2.00
6.25
ns
tINSUPLL
1.66
1.75
-
ns
tINHPLL
0.00
-
ns
tOUTCOPLL
0.50
1.86
0.50
2.03
-
ns
相關PDF資料
PDF描述
EP20K400FC672-3 Field Programmable Gate Array (FPGA)
EP20K400FC672-3ES FPGA
EP20K400FI672-1 Field Programmable Gate Array (FPGA)
EP20K400FI672-1ES FPGA
EP20K400FI672-2 Field Programmable Gate Array (FPGA)
相關代理商/技術參數(shù)
參數(shù)描述
EP20K400FC672-3 功能描述:FPGA - 現(xiàn)場可編程門陣列 CPLD - APEX 20K 1664 Macro 502 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP20K400FC672-3ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K400FC672-3V 制造商:Rochester Electronics LLC 功能描述:- Bulk
EP20K400FI672-1 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
EP20K400FI672-1ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*