- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄97921 > EP20K100QI240-2 Field Programmable Gate Array (FPGA) PDF資料下載
參數(shù)資料
| 型號： | EP20K100QI240-2 |
| 英文描述： | Field Programmable Gate Array (FPGA) |
| 中文描述： | 現(xiàn)場可編程門陣列（FPGA） |
| 文件頁數(shù)： | 27/114頁 |
| 文件大?。?/td> | 1623K |
| 代理商： | EP20K100QI240-2 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁當(dāng)前第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁
2
Altera Corporation
APEX 20K Programmable Logic Device Family Data Sheet
Note to tables:
(1)
The embedded IEEE Std. 1149.1 Joint Test Action Group (JTAG) boundary-scan circuitry contributes up to
57,000 additional gates.
...and More
Features
s
Designed for low-power operation
–
1.8-V and 2.5-V supply voltage (see Table 3)
–
MultiVoltTM I/O interface support to interface with 1.8-V, 2.5-V,
3.3-V, and 5.0-V devices (see Table 3)
–
ESB offering programmable power-saving mode
Notes:
(1)
Certain APEX 20K devices are 5.0-V tolerant. See “MultiVolt I/O Interface” on page
46 for details.
(2)
APEX 20KE devices can be 5.0-V tolerant by using an external resistor.
Table 2. APEX 20K Device Features
Feature
EP20K300E
EP20K400
EP20K400E
EP20K600E
EP20K1000E
EP20K1500E
Maximum
system gates
728,000
1,052,000
1,537,000
1,772,000
2,392,000
Typical gates
300,000
400,000
600,000
1,000,000
1,500,000
LEs
11,520
16,640
24,320
38,400
51,840
ESBs
72
104
152
160
216
Maximum
RAM bits
147,456
212,992
311,296
327,680
442,368
Maximum
macrocells
1,152
1,664
2,432
2,560
3,456
Maximum user
I/O pins
408
502
488
588
708
808
Table 3. APEX 20K Supply Voltages
Feature
Device
EP20K100
EP20K200
EP20K400
EP20K30E
EP20K60E
EP20K100E
EP20K160E
EP20K200E
EP20K300E
EP20K400E
EP20K600E
EP20K1000E
EP20K1500E
Internal supply voltage (VCCINT) 2.5 V
1.8 V
MultiVolt I/O interface voltage
levels (VCCIO)
2.5 V, 3.3 V, 5.0 V (1)
1.8 V, 2.5 V, 3.3 V,
5.0 V (2)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EP20K100QI240-2ES | FPGA |
| EP20K100QI240-3 | Field Programmable Gate Array (FPGA) |
| EP20K100QI240-3ES | Boost Regulator with Dual Feedback Paths and Output Disconnect for Passive OLED Power Applications; Temperature Range: -40°C to 85°C; Package: 10-DFN T&R |
| EP20K100RI208-1 | Field Programmable Gate Array (FPGA) |
| EP20K100RI208-1ES | FPGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EP20K100QI240-2ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K100QI240-2V | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| EP20K100QI240-3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
| EP20K100QI240-3ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K100RC208-1 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。