- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9752 > DS21458N+ (Maxim Integrated Products)IC LIU QUAD T1/E1/J1 256-CSBGA PDF資料下載
參數(shù)資料
| 型號： | DS21458N+ |
| 廠商： | Maxim Integrated Products |
| 文件頁數(shù)： | 65/269頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC LIU QUAD T1/E1/J1 256-CSBGA |
| 產(chǎn)品培訓模塊： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 標準包裝： | 90 |
| 類型： | 收發(fā)器 |
| 驅(qū)動器/接收器數(shù)： | 4/4 |
| 規(guī)程： | IEEE 1149.1 |
| 電源電壓： | 3.14 V ~ 3.47 V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 256-LBGA，CSBGA |
| 供應商設備封裝： | 256-CSBGA（17x17） |
| 包裝： | 管件 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁當前第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁
DS21455/DS21458 Quad T1/E1/J1 Transceivers
157 of 269
24.5.2 Transmit Section
The transmit section will shift out into the T1 data stream, either the FDL (in the ESF framing mode) or
the Fs bits (in the D4 framing mode) contained in the transmit FDL register (TFDL). When a new value is
written to the TFDL, it will be multiplexed serially (LSB first) into the proper position in the outgoing T1
data stream. After the full eight bits has been shifted out, the framer will signal the host microcontroller
that the buffer is empty and that more data is needed by setting the SR8.2 bit to a one. The INT will also
toggle low if enabled via IMR8.2. The user has 2ms to update the TFDL with a new value. If the TFDL is
not updated, the old value in the TFDL will be transmitted once again. The framer also contains a zero
stuffer which is controlled via the T1TCR2.5 bit. In both ANSI T1.403 and TR54016, communications on
the FDL follows a subset of a LAPD protocol. The LAPD protocol states that no more than five ones
should be transmitted in a row so that the data does not resemble an opening or closing flag (01111110)
or an abort signal (11111111). If enabled via T1TCR2.5, the framer will automatically look for 5 ones in
a row. If it finds such a pattern, it will automatically insert a zero after the five ones. The T1TCR2.5 bit
should always be set to a one when the framer is inserting the FDL.
Register Name:
TFDL
Register Description:
Transmit FDL Register
Register Address:
C1h
Bit #
7
6
5
4
3
2
1
0
Name
TFDL7
TFDL6
TFDL5
TFDL4
TFDL3
TFDL2
TFDL1
TFDL0
Default
0
(Note: Also used to insert Fs framing pattern in D4 framing mode.)
Bit 0/Transmit FDL Bit 0 (TFDL0). LSB of the Transmit FDL Code.
Bit 1/Transmit FDL Bit 1 (TFDL1).
Bit 2/Transmit FDL Bit 2 (TFDL2).
Bit 3/Transmit FDL Bit 3 (TFDL3).
Bit 4/Transmit FDL Bit 4 (TFDL4).
Bit 5/Transmit FDL Bit 5 (TFDL5).
Bit 6/Transmit FDL Bit 6 (TFDL6).
Bit 7/Transmit FDL Bit 7 (TFDL7). MSB of the Transmit FDL Code.
The transmit FDL Register (TFDL) contains the Facility Data Link (FDL) information that is to be inserted on a byte basis into
the outgoing T1 data stream. The LSB is transmitted first.
24.6 D4/SLC-96 Operation
In the D4 framing mode, the framer uses the TFDL register to insert the Fs framing pattern. To allow the
device to properly insert the Fs framing pattern, the TFDL register at address C1h must be programmed
to 1Ch and the following bits must be programmed as shown: T1TCR1.2 = 0 (source Fs data from the
TFDL register) T1TCR2.6 = 1 (allow the TFDL register to load on multiframe boundaries).
Since the SLC-96 message fields share the Fs-bit position, the user can access these message fields via
the TFDL and RFDL registers. Please see the separate application note for a detailed description of how
to implement a SLC-96 function.
相關PDF資料 |
PDF描述 |
|---|---|
| DS3152+ | IC LIU DS3/E3/STS-1 144-CSBGA |
| VI-25H-IU-F2 | CONVERTER MOD DC/DC 52V 200W |
| DS26324GN+T&R | IC LIU E1/T1/J1 3.3V 256-CSBGA |
| M83723/83R1203N | CONN RCPT 3POS WALL MT W/PINS |
| MC10EP17MNG | IC RCVR/DRVR QUAD DIFF ECL 20QFN |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| DS21458N+ | 功能描述:網(wǎng)絡控制器與處理器 IC Quad E1-T1-J1 Transceiver RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS21458-W+ | 功能描述:網(wǎng)絡控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS2145N | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| DS2145Q | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| DS2145QN | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
發(fā)布緊急采購，3分鐘左右您將得到回復。