- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄17091 > C8051F530A-TB (Silicon Laboratories Inc)BOARD TARGET/PROTO W/C8051F530A PDF資料下載
參數(shù)資料
| 型號： | C8051F530A-TB |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 78/220頁 |
| 文件大?。?/td> | 0K |
| 描述： | BOARD TARGET/PROTO W/C8051F530A |
| 標準包裝： | 1 |
| 類型： | MCU |
| 適用于相關(guān)產(chǎn)品： | C8051F530A |
| 所含物品： | 板 |
| 產(chǎn)品目錄頁面： | 626 (CN2011-ZH PDF) |
| 相關(guān)產(chǎn)品： | 336-1486-5-ND - IC 8051 MCU 8K FLASH 20TSSOP 336-1485-5-ND - IC 8051 MCU 8K FLASH 20QFN |
| 其它名稱： | 336-1489 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁當前第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁
Rev. 1.4
169
C8051F52x/F53x
17.3. LIN Master Mode Operation
The master node is responsible for the scheduling of messages and sends the header of each frame, con-
taining the SYNCH BREAK FIELD, SYNCH FIELD and IDENTIFIER FIELD. The steps to schedule a mes-
sage transmission or reception are listed below.
1. Load the 6-bit Identifier into the LIN0ID register.
2. Load the data length into the LIN0SIZE register. Set the value to the number of data bytes or "1111b" if
the data length should be decoded from the identifier. Also, set the checksum type, classic or
enhanced, in the same LIN0SIZE register.
3. Set the data direction by setting the TXRX bit (LIN0CTRL.5). Set the bit to 1 to perform a master
transmit operation, or set the bit to 0 to perform a master receive operation.
4. If performing a master transmit operation, load the data bytes to transmit into the data buffer (LIN0DT1
to LIN0DT8).
5. Set the STREQ bit (LIN0CTRL.0) to start the message transfer. The LIN peripheral will schedule the
message frame and request an interrupt if the message transfer is successfully completed or if an error
has occurred.
This code segment shows the procedure to schedule a message in a transmission operation:
LINADDR
= 0x08;// Point to LIN0CTRL
LINDATA
|=
0x20;// Select to transmit data
LINADDR
= 0x0E;// Point to LIN0ID
LINDATA
= 0x11;// Load the ID, in this example 0x11
LINADDR
= 0x0B;// Point to LIN0SIZE
LINDATA
= ( LINDATA & 0xF0 ) | 0x08; // Load the size with 8
LINADDR = 0x00;// Point to Data buffer first byte
for (i=0; i<8; i++)
{
LINDATA = i + 0x41;// Load the buffer with ‘A’, ‘B’, ...
LINADDR++;// Increment the address to the next buffer
}
LINADDR
= 0x08;// Point to LIN0CTRL
LINDATA
= 0x01;// Start Request
The application should perform the following steps when an interrupt is requested.
1. Check the DONE bit (LIN0ST.0) and the ERROR bit (LIN0ST.2).
2. If performing a master receive operation and the transfer was successful, read the received data from
the data buffer.
3. If the transfer was not successful, check the error register to determine the kind of error. Further error
handling has to be done by the application.
4. Set the RSTINT (LIN0CTRL.3) and RSTERR bits (LIN0CTRL.2) to reset the interrupt request and the
error flags.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| RBM08DTKT | CONN EDGECARD 16POS DIP .156 SLD |
| UVR1H472MRD6 | CAP ALUM 4700UF 50V 20% RADIAL |
| C8051F500-TB | BOARD PROTOTYPE W/C8051F500 |
| SDR-S | SCOTCH CODE REFILL S |
| SK472M016ST | CAP ALUM 4700UF 16V 20% RADIAL |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| C8051F530-C-AT | 制造商:Silicon Laboratories Inc 功能描述: |
| C8051F530-C-ATR | 制造商:Silicon Laboratories Inc 功能描述: |
| C8051F530-C-IM | 制造商:Silicon Laboratories Inc 功能描述:25 MIPS, 8 KB, 256, SPI, UART, LIN 2.1, QFN20 - Rail/Tube 制造商:Silicon Laboratories Inc 功能描述:IC MCU 8051 8KB FLASH 20DFN |
| C8051F530-C-IMR | 制造商:Silicon Laboratories Inc 功能描述:25 MIPS, 8 KB, 256, SPI, UART, LIN 2.1, QFN20 - Tape and Reel 制造商:Silicon Laboratories Inc 功能描述:IC MCU 8051 8KB FLASH 20DFN |
| C8051F530-C-IT | 制造商:Silicon Laboratories Inc 功能描述:25 MIPS, 8 KB, 256, SPI, UART, LIN 2.1, TSSOP20 - Rail/Tube 制造商:Silicon Laboratories Inc 功能描述:IC MCU 8051 8KB FLASH 20TSSOP |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。