- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4452 > APA150-BGG456I (Microsemi SoC)IC FPGA PROASIC+ 150K 456-PBGA PDF資料下載
參數(shù)資料
| 型號： | APA150-BGG456I |
| 廠商： | Microsemi SoC |
| 文件頁數(shù)： | 160/178頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA PROASIC+ 150K 456-PBGA |
| 標準包裝： | 24 |
| 系列： | ProASICPLUS |
| RAM 位總計： | 36864 |
| 輸入/輸出數(shù)： | 242 |
| 門數(shù)： | 150000 |
| 電源電壓： | 2.3 V ~ 2.7 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 456-BBGA |
| 供應(yīng)商設(shè)備封裝： | 456-PBGA（35x35） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁當前第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁
ProASICPLUS Flash Family FPGAs
2- 72
v5.9
FIFO Reset
Notes:
1. During reset, either the enables (WRB and RBD) OR the clocks (WCLKS and RCKLS) must be low.
2. The plot shows the normal operation status.
Figure 2-45 FIFO Reset
Table 2-68 TJ = 0°C to 110°C; VDD = 2.3 V to 2.7 V for Commercial/Industrial
TJ = –55°C to 150°C, VDD = 2.3 V to 2.7 V for Military/MIL-STD-883
Symbol txxx
Description
Min.
Max.
Units
Notes
CBRSH1
WCLKS or RCLKS
↑ hold from RESETB ↑
1.5
ns
Synchronous mode only
CBRSS1
WCLKS or RCLKS
↓ setup to RESETB ↑
1.5
ns
Synchronous mode only
ERSA
New EMPTY
↑ access from RESETB ↓
3.0
ns
FRSA
FULL
↓ access from RESETB ↓
3.0
ns
RSL
RESETB low phase
7.5
ns
THRSA
EQTH or GETH access from RESETB
↓
4.5
ns
WBRSH1
WB
↓ hold from RESETB ↑
1.5
ns
Asynchronous mode only
WBRSS1
WB
↑ setup to RESETB ↑
1.5
ns
Asynchronous mode only
Note: During rest, the enables (WRB and RBD) must be high OR the clocks (WCLKS and RCKLS) must be low.
RESETB
EMPTY
EQTH, GETH
FULL
WRB/RBD1
Cycle Start
WCLKS, RCLKS1
tERSA, tFRSA
tTHRSA
tCBRSS
tWBRSS
tCBRSH
tWBRSH
tRSL
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| APA150-BG456I | IC FPGA PROASIC+ 150K 456-PBGA |
| 5745173-3 | CONN BACKSHELL DB25 DIE CAST |
| A42MX16-2PLG84 | IC FPGA MX SGL CHIP 24K 84-PLCC |
| A42MX16-2PL84 | IC FPGA MX SGL CHIP 24K 84-PLCC |
| A42MX16-PQG208A | IC FPGA MX SGL CHIP 24K 208-PQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| APA150-BGGB | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA150-BGGES | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA150-BGGI | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA150-BGGM | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA150-BGGPP | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。