
NXP Semiconductors
ADC1212D series
Dual 12-bit ADC: CMOS or LVDS DDR digital outputs
NXP B.V. 2011.
All rights reserved.
For more information, please visit: http://www.nxp.com
For sales office addresses, please send an email to: salesaddresses@nxp.com
Date of release: 4 March 2011
Document identifier: ADC1212D_SER
Please be aware that important notices concerning this document and the product(s)
described herein, have been included in section ‘Legal information’.
17. Contents
1
2
3
4
5
6
6.1
6.1.1
6.1.2
6.2
6.2.1
6.2.2
7
8
9
10
10.1
10.2
10.3
10.4
11
11.1
11.1.1
11.1.2
11.1.3
11.1.4
11.2
11.2.1
11.2.2
11.2.3
11.3
11.3.1
11.3.2
11.3.3
11.3.4
11.4
11.4.1
11.4.2
11.4.3
11.4.4
11.5
11.5.1
11.5.2
11.5.3
11.5.4
11.5.5
General description. . . . . . . . . . . . . . . . . . . . . . 1
Features and benefits . . . . . . . . . . . . . . . . . . . . 1
Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Ordering information. . . . . . . . . . . . . . . . . . . . . 2
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 2
Pinning information. . . . . . . . . . . . . . . . . . . . . . 3
CMOS outputs selected . . . . . . . . . . . . . . . . . . 3
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 3
LVDS DDR outputs selected. . . . . . . . . . . . . . . 5
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 6
Limiting values. . . . . . . . . . . . . . . . . . . . . . . . . . 7
Thermal characteristics . . . . . . . . . . . . . . . . . . 7
Static characteristics. . . . . . . . . . . . . . . . . . . . . 7
Dynamic characteristics . . . . . . . . . . . . . . . . . 10
Dynamic characteristics . . . . . . . . . . . . . . . . . 10
Clock and digital output timing . . . . . . . . . . . . 11
SPI timings . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Typical characteristics . . . . . . . . . . . . . . . . . . 15
Application information. . . . . . . . . . . . . . . . . . 17
Device control. . . . . . . . . . . . . . . . . . . . . . . . . 17
SPI and Pin control modes. . . . . . . . . . . . . . . 17
Operating mode selection. . . . . . . . . . . . . . . . 17
Selecting the output data standard. . . . . . . . . 17
Selecting the output data format. . . . . . . . . . . 18
Analog inputs . . . . . . . . . . . . . . . . . . . . . . . . . 18
Input stage . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Anti-kickback circuitry. . . . . . . . . . . . . . . . . . . 18
Transformer . . . . . . . . . . . . . . . . . . . . . . . . . . 19
System reference and power management . . 20
Internal/external references . . . . . . . . . . . . . . 20
Programmable full-scale. . . . . . . . . . . . . . . . . 22
Common-mode output voltage (V
O(cm)
) . . . . . 22
Biasing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Clock input . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Drive modes . . . . . . . . . . . . . . . . . . . . . . . . . 23
Equivalent input circuit . . . . . . . . . . . . . . . . . . 24
Duty cycle stabilizer . . . . . . . . . . . . . . . . . . . . 25
Clock input divider . . . . . . . . . . . . . . . . . . . . . 25
Digital outputs. . . . . . . . . . . . . . . . . . . . . . . . . 25
Digital output buffers: CMOS mode . . . . . . . . 25
Digital output buffers: LVDS DDR mode. . . . . 26
DAta Valid (DAV) output clock . . . . . . . . . . . . 27
OuT-of-Range (OTR) . . . . . . . . . . . . . . . . . . . 27
Digital offset . . . . . . . . . . . . . . . . . . . . . . . . . . 27
11.5.6
11.5.7
11.6
11.6.1
11.6.2
11.6.3
12
13
14
15
15.1
15.2
15.3
15.4
16
17
Test patterns . . . . . . . . . . . . . . . . . . . . . . . . . 28
Output codes versus input voltage. . . . . . . . . 28
Serial Peripheral Interface (SPI) . . . . . . . . . . 28
Register description. . . . . . . . . . . . . . . . . . . . 28
Default modes at start-up. . . . . . . . . . . . . . . . 29
Register allocation map . . . . . . . . . . . . . . . . . 31
Package outline. . . . . . . . . . . . . . . . . . . . . . . . 37
Abbreviations . . . . . . . . . . . . . . . . . . . . . . . . . 38
Revision history . . . . . . . . . . . . . . . . . . . . . . . 39
Legal information . . . . . . . . . . . . . . . . . . . . . . 40
Data sheet status. . . . . . . . . . . . . . . . . . . . . . 40
Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Disclaimers . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Trademarks . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Contact information . . . . . . . . . . . . . . . . . . . . 41
Contents. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42