- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10218 > ADAU1461WBCPZ-RL (Analog Devices Inc)IC SIGMADSP 24BIT 96KHZ PLL 32 PDF資料下載
參數(shù)資料
| 型號： | ADAU1461WBCPZ-RL |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 17/88頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC SIGMADSP 24BIT 96KHZ PLL 32 |
| 標準包裝： | 5,000 |
| 系列： | SigmaDSP® |
| 類型： | 音頻處理器 |
| 應用： | 車載音頻 |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 32-VFQFN 裸露焊盤，CSP |
| 供應商設備封裝： | 32-LFCSP-VQ |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁當前第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁
ADAU1461
Rev. 0 | Page 24 of 88
CLOCKING AND SAMPLING RATES
MCLK
INFREQ[1:0]
SERIAL
DATA INPUT/
OUTPUT PORT
ADCs
DACs
÷ X
× (R + N/M)
R1: PLL CONTROL REGISTER
CLKSRC
R0: CLOCK
CONTROL REGISTER
CORE
CLOCK
R17: CONVERTER
SAMPLING RATE
256 ×
fS, 512 × fS,
768 ×
fS, 1024 × fS
CONVSR[2:0]
fS/0.5, 1, 1.5, 2, 3, 4, 6
R57: DSP SAMPLING
RATE SETTING
DSPSR[3:0]
fS/0.5, 1, 1.5, 2, 3, 4, 6
R64: SERIAL PORT
SAMPLING RATE
SPSR[2:0]
fS/0.5, 1, 1.5, 2, 3, 4, 6
ADC_SDATA/GPIO1
DAC_SDATA/GPIO0
LRCLK/GPIO3
BCLK/GPIO2
08
91
4-
0
20
Figure 30. Clock Tree Diagram
CORE CLOCK
Clocks for the converters, the serial ports, and the DSP are
derived from the core clock. The core clock can be derived
directly from MCLK or it can be generated by the PLL. The
CLKSRC bit (Bit 3 in Register R0, Address 0x4000) determines
the clock source.
The INFREQ[1:0] bits should be set according to the expected
input clock rate selected by CLKSRC; this value also determines
the core clock rate and the base sampling frequency, fS.
For example, if the input to CLKSRC = 49.152 MHz (from
PLL), then
INFREQ[1:0] = 1024 × fS
fS = 49.152 MHz/1024 = 48 kHz
The PLL output clock rate is always 1024 × fS, and the clock
control register automatically sets the INFREQ[1:0] bits to
1024 × fS when using the PLL. When using a direct clock, the
INFREQ[1:0] frequency should be set according to the MCLK
pin clock rate and the desired base sampling frequency.
To utilize the maximum amount of DSP instructions, the core
clock should run at a rate of 1024 × fS.
Table 11. Clock Control Register (Register R0, Address 0x4000)
Bits
Bit Name
Settings
3
CLKSRC
0: Direct from MCLK pin (default)
1: PLL clock
[2:1]
INFREQ[1:0]
00: 256 × fS (default)
01: 512 × fS
10: 768 × fS
11: 1024 × fS
0
COREN
0: Core clock disabled (default)
1: Core clock enabled
相關PDF資料 |
PDF描述 |
|---|---|
| SP3222EBCA-L/TR | IC TXRX RS232 ESD TRUE 20SSOP |
| AD7657BSTZ-REEL | IC ADC 14BIT 6CH 250KSPS 64-LQFP |
| LTC1867AIGN | IC ADC 16BIT 8CH 200KSPS 16SSOP |
| SP211EHCT-L/TR | IC TXRX RS232 MULTI-CH 28SOIC |
| CS44800-CQZR | IC AMP CTLR DGTL 8CH 64-LQFP |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ADAU1462WBCPZ150 | 功能描述:32BIT SIGMADSP AUDIO 16K/48K 制造商:analog devices inc. 系列:* 包裝:管件 零件狀態(tài):在售 安裝類型:表面貼裝 封裝/外殼:72-VFQFN 裸露焊盤，CSP 供應商器件封裝:72-LFCSP（10x10） 標準包裝:1 |
| ADAU1462WBCPZ150RL | 功能描述:32BIT SIGMADSP AUDIO 16K/48K 制造商:analog devices inc. 系列:* 包裝:帶卷（TR） 零件狀態(tài):在售 安裝類型:表面貼裝 封裝/外殼:72-VFQFN 裸露焊盤，CSP 供應商器件封裝:72-LFCSP（10x10） 標準包裝:2,000 |
| ADAU1462WBCPZ300 | 功能描述:32BIT SIGMADSP AUDIO 16K/48K 制造商:analog devices inc. 系列:* 包裝:管件 零件狀態(tài):在售 安裝類型:表面貼裝 封裝/外殼:72-VFQFN 裸露焊盤，CSP 供應商器件封裝:72-LFCSP（10x10） 標準包裝:1 |
| ADAU1462WBCPZ300RL | 功能描述:32BIT SIGMADSP AUDIO 16K/48K 制造商:analog devices inc. 系列:* 包裝:帶卷（TR） 零件狀態(tài):在售 安裝類型:表面貼裝 封裝/外殼:72-VFQFN 裸露焊盤，CSP 供應商器件封裝:72-LFCSP（10x10） 標準包裝:2,000 |
| ADAU1463WBCPZ150 | 功能描述:32BIT SIGMADSP AUDIO 16K/48K 制造商:analog devices inc. 系列:* 包裝:管件 零件狀態(tài):在售 安裝類型:表面貼裝 封裝/外殼:72-VFQFN 裸露焊盤，CSP 供應商器件封裝:72-LFCSP（10x10） 標準包裝:1 |
發(fā)布緊急采購，3分鐘左右您將得到回復。