參數(shù)資料
型號： ADAU1361BCPZ
廠商： Analog Devices Inc
文件頁數(shù)： 41/80頁
文件大?。?/td> 0K
描述： IC CODEC 24B PLL 32LFCSP
標準包裝： 1
類型： 音頻編解碼器
數(shù)據(jù)接口： 串行
分辨率（位）： 24 b
ADC / DAC 數(shù)量： 2 / 2
三角積分調(diào)變： 無
電壓 - 電源，模擬： 1.8 V ~ 3.6 V
電壓 - 電源，數(shù)字： 1.8 V ~ 3.6 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 32-VFQFN 裸露焊盤，CSP
供應商設備封裝： 32-LFCSP-VQ
包裝： 托盤
產(chǎn)品目錄頁面： 776 (CN2011-ZH PDF)
ADAU1361
Rev. C | Page 46 of 80
CONTROL REGISTER DETAILS
All registers except for the PLL control register are 1-byte write and read registers.
R0: Clock Control, 16,384 (0x4000)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
Reserved
CLKSRC
INFREQ[1:0]
COREN
Table 27. Clock Control Register
Bits
Bit Name
Description
3
CLKSRC
Clock source select.
0 = direct from MCLK pin (default).
1 = PLL clock.
[2:1]
INFREQ[1:0]
Input clock frequency. Sets the core clock rate that generates the core clock. If the PLL is used, this value is
automatically set to 1024 × fS.
Setting
Input Clock Frequency
00
256 × fS (default)
01
512 × fS
10
768 × fS
11
1024 × fS
0
COREN
Core clock enable. Only the R0 and R1 registers can be accessed when this bit is set to 0 (core clock disabled).
0 = core clock disabled (default).
1 = core clock enabled.
R1: PLL Control, 16,386 (0x4002)
Byte
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
0
M[15:8]
1
M[7:0]
2
N[15:8]
3
N[7:0]
4
Reserved
R[3:0]
X[1:0]
Type
5
Reserved
Lock
PLLEN
Table 28. PLL Control Register
Byte
Bits
Bit Name
Description
0
[7:0]
M[15:8]
PLL denominator MSB. This value is concatenated with M[7:0] to make up a 16-bit number.
1
[7:0]
M[7:0]
PLL denominator LSB. This value is concatenated with M[15:8] to make up a 16-bit number.
M[15:8] (MSB)
M[7:0] (LSB)
Value of M
00000000
0
…
00000000
11111101
253 (default)
…
11111111
65,535
2
[7:0]
N[15:8]
PLL numerator MSB. This value is concatenated with N[7:0] to make up a 16-bit number.
3
[7:0]
N[7:0]
PLL numerator LSB. This value is concatenated with N[15:8] to make up a 16-bit number.
N[15:8] (MSB)
N[7:0] (LSB)
Value of N
00000000
0
…
00000000
00001100
12 (default)
…
11111111
65,535
相關PDF資料
PDF描述
MC705C8ABE IC MCU 8BIT 42-SDIP
MCF54416CMJ250 IC MCU 32BIT 256MAPBGA
MC9S12GC128MFUE IC MCU 128K FLASH 25MHZ 80-QFP
UTS710E6S CONN RCPT JAM NUT 6POS W/SCKT
SPC5604CF2MLL6 IC MCU 32BIT 512KB FLASH 100LQFP
相關代理商/技術參數(shù)
參數(shù)描述
ADAU1361BCPZ 制造商:Analog Devices 功能描述:IC, AUDIO CODEC, 24BIT, 96KHZ, LFCSP-32
ADAU1361BCPZ-R7 功能描述:IC CODEC 24B PLL 32LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標準包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標準 ADC / DAC (db):81.5 / 88 動態(tài)范圍，標準 ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應商設備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR)
ADAU1361BCPZ-RL 功能描述:IC CODEC 24B PLL 32LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標準包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標準 ADC / DAC (db):81.5 / 88 動態(tài)范圍，標準 ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應商設備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR)
ADAU1372BCPZ 功能描述:General Purpose Interface 24 b I2C, SPI 40-LFCSP-WQ (6x6) 制造商:analog devices inc. 系列:- 包裝:托盤 零件狀態(tài):有效 類型:通用 數(shù)據(jù)接口:I2C， SPI 分辨率（位）:24 b ADC/DAC 數(shù):4 / 2 三角積分:是 信噪比，ADC/DAC（db）（典型值）:- 動態(tài)范圍，ADC/DAC（db）（典型值）:- 電壓 - 電源，模擬:1.71 V ~ 3.63 V 電壓 - 電源，數(shù)字:1.045 V ~ 1.98 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:40-WFQFN 裸露焊盤，CSP 供應商器件封裝:40-LFCSP-WQ（6x6） 標準包裝:1
ADAU1372BCPZRL 功能描述:IC CODEC LP CLASS G HP 40LFCSP 制造商:analog devices inc. 系列:- 包裝:剪切帶（CT） 零件狀態(tài):Digi-Key 停止供應 類型:通用 數(shù)據(jù)接口:I2C， SPI 分辨率（位）:24 b ADC/DAC 數(shù):4 / 2 三角積分:是 信噪比，ADC/DAC（db）（典型值）:- 動態(tài)范圍，ADC/DAC（db）（典型值）:- 電壓 - 電源，模擬:1.71 V ~ 3.63 V 電壓 - 電源，數(shù)字:1.045 V ~ 1.98 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:40-WFQFN 裸露焊盤，CSP 供應商器件封裝:40-LFCSP-WQ（6x6） 標準包裝:1
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*