- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄375249 > AD9857AST (ANALOG DEVICES INC) CMOS 200 MSPS 14-Bit Quadrature Digital Upconverter PDF資料下載
參數(shù)資料
| 型號： | AD9857AST |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | 通信及網(wǎng)絡 |
| 英文描述： | CMOS 200 MSPS 14-Bit Quadrature Digital Upconverter |
| 中文描述： | SPECIALTY TELECOM CIRCUIT, PQFP80 |
| 封裝： | MS-026-BEC, LQFP-80 |
| 文件頁數(shù)： | 25/31頁 |
| 文件大?。?/td> | 551K |
| 代理商： | AD9857AST |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當前第25頁第26頁第27頁第28頁第29頁第30頁第31頁
AD9857
–25–
REV. 0
I
0
TxENABLE
PDCLK
D<13:0>
Q
1
I
1
Q
0
Q
2
I
2
I
0
Q
0
I
1
Q
1
SYSCLK/N
SYSCLK/2N
SYSCLK/4N
SIGNAL PATH I
SIGNAL PATH Q
INVCIC CLOCK
LATENCY THROUGH DATA ASSEMBLER LOGIC
IS 3 PDCLK CYCLES
INVERSE CIC
FILTER SETUP
TIME
DON'T CARE
Figure 31. Latency from D<13:0> to Signal Processing Chain, Four PDCLK Cycles
I
0
TxENABLE
PDCLK
D<13:0>
Q
1
I
1
Q
0
Q
2
I
2
I
0
Q
0
I
1
Q
1
SYSCLK/N
SYSCLK/2N
SYSCLK/4N
SIGNAL PATH I
SIGNAL PATH Q
INVCIC CLOCK
LATENCY THROUGH DATA ASSEMBLER LOGIC
IS 3 PDCLK CYCLES
INVERSE CIC FILTER SETUP TIME
DON'T CARE
Q
3
I
3
Figure 32. Latency from D<13:0> to Signal Processing Chain, Five PDCLK Cycles
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD9865 | Broadband Modem Mixed-Signal Front End |
| AD9865-EB | Broadband Modem Mixed-Signal Front End |
| AD9865BCP | Broadband Modem Mixed-Signal Front End |
| AD9865BCPRL | Broadband Modem Mixed-Signal Front End |
| AD9865BCPZ1 | Broadband Modem Mixed-Signal Front End |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9857ASTZ | 功能描述:IC QUADRATURE DGTL UPCONV 80LQFP RoHS:是 類別:RF/IF 和 RFID >> RF 其它 IC 和模塊 系列:AD9857 標準包裝:100 系列:* |
| AD9857ASTZ | 制造商:Analog Devices 功能描述:Direct Digital Synthesizer IC (DDS) |
| AD9857ASTZ1 | 制造商:AD 制造商全稱:Analog Devices 功能描述:CMOS 200 MSPS 14-Bit Quadrature Digital Upconverter |
| AD9857ASTZKL1 | 制造商:Rochester Electronics LLC 功能描述: 制造商:Analog Devices 功能描述: |
| AD9858 | 制造商:AD 制造商全稱:Analog Devices 功能描述:1 GSPS Direct Digital Synthesizer |
發(fā)布緊急采購，3分鐘左右您將得到回復。