- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄294782 > A1460A-1CQ196E FPGA, 848 CLBS, 6000 GATES, 100 MHz, CQFP196 PDF資料下載
參數(shù)資料
| 型號： | A1460A-1CQ196E |
| 元件分類： | FPGA |
| 英文描述： | FPGA, 848 CLBS, 6000 GATES, 100 MHz, CQFP196 |
| 封裝： | CAVITY-UP, CERAMIC, QFP-196 |
| 文件頁數(shù)： | 47/98頁 |
| 文件大?。?/td> | 2005K |
| 代理商： | A1460A-1CQ196E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁當(dāng)前第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁
51
Hi R e l F P GA s
A3 21 00 DX Ti m i n g Ch ar ac te r i st i c s (continued)
(Wors t-C ase Mi litary Conditions , V CC = 4.5V, TJ = 125°C)
‘–1’ Speed
‘Std’ Speed
Parameter
Description
Min.
Max.
Min.
Max.
Units
TTL Output Module Timing1
tDLH
Data to Pad High
5.1
6.8
ns
tDHL
Data to Pad Low
6.3
8.3
ns
tENZH
Enable Pad Z to High
6.6
8.8
ns
tENZL
Enable Pad Z to Low
7.1
9.4
ns
tENHZ
Enable Pad High to Z
11.5
15.3
ns
tENLZ
Enable Pad Low to Z
11.5
15.3
ns
tGLH
G to Pad High
11.5
15.3
ns
tGHL
G to Pad Low
12.4
16.6
ns
tLSU
I/O Latch Output Setup
0.4
0.5
ns
tLH
I/O Latch Output Hold
0.0
ns
tLCO
I/O Latch Clock-Out (Pad-to-Pad) 32 I/O
11.5
15.4
ns
tACO
Array Latch Clock-Out (Pad-to-Pad) 32 I/O
16.3
21.7
ns
dTLH
Capacitive Loading, Low to High
0.04
0.06
ns/pF
dTHL
Capacitive Loading, High to Low
0.06
0.08
ns/pF
tWDO
Hard-Wired Wide Decode Output
0.05
0.07
ns
CMOS Output Module Timing1
tDLH
Data to Pad High
6.3
8.3
ns
tDHL
Data to Pad Low
5.1
6.8
ns
tENZH
Enable Pad Z to High
6.6
8.8
ns
tENZL
Enable Pad Z to Low
7.1
9.4
ns
tENHZ
Enable Pad High to Z
11.5
15.3
ns
tENLZ
Enable Pad Low to Z
11.5
15.3
ns
tGLH
G to Pad High
11.5
15.3
ns
tGHL
G to Pad Low
12.4
16.6
ns
tLSU
I/O Latch Setup
0.4
0.5
ns
tLH
I/O Latch Hold
0.0
ns
tLCO
I/O Latch Clock-Out (Pad-to-Pad) 32 I/O
13.7
18.2
ns
tACO
Array Latch Clock-Out (Pad-to-Pad) 32 I/O
19.2
25.6
ns
dTLH
Capacitive Loading, Low to High
0.06
0.08
ns/pF
dTHL
Capacitive Loading, High to Low
0.05
0.07
ns/pF
tWDO
Hard-Wired Wide Decode Output
0.05
0.07
ns
Notes:
1.
Delays based on 35 pF loading.
2.
SSO information can be found in the Simultaneously Switching Output Limits for Actel FPGAs application note at
http://www.actel.com/appnotes.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| A1460A-1PG207E | FPGA, 848 CLBS, 6000 GATES, 100 MHz, CPGA207 |
| A1460A-CQ196E | FPGA, 848 CLBS, 6000 GATES, 85 MHz, CQFP196 |
| A1460A-PG207E | FPGA, 848 CLBS, 6000 GATES, 85 MHz, CPGA207 |
| A1280A-CQ172E | FPGA, 1232 CLBS, 8000 GATES, 41 MHz, CQFP172 |
| A1415A-1PL84B | FPGA, 200 CLBS, 1500 GATES, 110 MHz, PQCC84 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| A1460A-1CQ196M | 制造商:Microsemi Corporation 功能描述:FPGA ACT 3 Family 6K Gates 848 Cells 125MHz 0.8um (CMOS) Technology 5V 196-Pin CQFP 制造商:Microsemi Corporation 功能描述:FPGA ACT 3 Family 6K Gates 848 Cells 125MHz 0.8um Technology 5V 196-Pin CQFP 制造商:Microsemi Corporation 功能描述:FPGA ACT 3 6K GATES 848 CELLS 125MHZ 0.8UM 5V 196CQFP - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA 6K GATES 196-CQFP |
| A1460A-1CQ256B | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:HiRel FPGAs |
| A1460A-1CQ256C | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:HiRel FPGAs |
| A1460A-1CQ256E | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:HiRel FPGAs |
| A1460A-1CQ256M | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:HiRel FPGAs |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。