- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄294782 > A1460A-1CQ196E FPGA, 848 CLBS, 6000 GATES, 100 MHz, CQFP196 PDF資料下載
參數(shù)資料
| 型號： | A1460A-1CQ196E |
| 元件分類： | FPGA |
| 英文描述： | FPGA, 848 CLBS, 6000 GATES, 100 MHz, CQFP196 |
| 封裝： | CAVITY-UP, CERAMIC, QFP-196 |
| 文件頁數(shù)： | 21/98頁 |
| 文件大?。?/td> | 2005K |
| 代理商： | A1460A-1CQ196E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁當前第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁
28
A1 24 0A T i m i n g C har a c t e r i st i c s (continued)
(W or s t - C as e M i l i t a r y Cond i t i o n s , V CC = 4.5 V, TJ = 1 25°C)
‘–1’ Speed
‘Std’ Speed
Parameter
Description
Min.
Max.
Min.
Max.
Units
Input Module Propagation Delays
tINYH
Pad to Y High
4.0
4.7
ns
tINYL
Pad to Y Low
3.6
4.3
ns
tINGH
G to Y High
6.9
8.1
ns
tINGL
G to Y Low
6.6
7.7
ns
Input Module Predicted Routing Delays1
tIRD1
FO=1 Routing Delay
5.8
6.9
ns
tIRD2
FO=2 Routing Delay
6.7
7.8
ns
tIRD3
FO=3 Routing Delay
7.5
8.8
ns
tIRD4
FO=4 Routing Delay
8.2
9.7
ns
tIRD8
FO=8 Routing Delay
10.9
12.9
ns
Global Clock Network
tCKH
Input Low to High
FO = 32
FO = 256
13.3
16.3
15.7
19.2
ns
tCKL
Input High to Low
FO = 32
FO = 256
13.3
16.5
15.7
19.5
ns
tPWH
Minimum Pulse Width High
FO = 32
FO = 256
5.7
6.0
6.7
7.1
ns
tPWL
Minimum Pulse Width Low
FO = 32
FO = 256
5.7
6.0
6.7
7.1
ns
tCKSW
Maximum Skew
FO = 32
FO = 256
0.6
3.1
0.6
3.1
ns
tSUEXT
Input Latch External Setup
FO = 32
FO = 256
0.0
ns
tHEXT
Input Latch External Hold
FO = 32
FO = 256
8.6
13.8
8.6
13.8
ns
tP
Minimum Period
FO = 32
FO = 256
11.5
12.2
13.5
14.3
ns
fMAX
Maximum Frequency
FO = 32
FO = 256
87
82
74
70
MHz
Note:
1.
Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for estimating device
performance. Post-route timing analysis or simulation is required to determine actual worst-case performance. Post-route timing is
based on actual routing delay measurements performed on the device prior to shipment. Optimization techniques may further reduce
delays by 0 to 4 ns.
相關PDF資料 |
PDF描述 |
|---|---|
| A1460A-1PG207E | FPGA, 848 CLBS, 6000 GATES, 100 MHz, CPGA207 |
| A1460A-CQ196E | FPGA, 848 CLBS, 6000 GATES, 85 MHz, CQFP196 |
| A1460A-PG207E | FPGA, 848 CLBS, 6000 GATES, 85 MHz, CPGA207 |
| A1280A-CQ172E | FPGA, 1232 CLBS, 8000 GATES, 41 MHz, CQFP172 |
| A1415A-1PL84B | FPGA, 200 CLBS, 1500 GATES, 110 MHz, PQCC84 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| A1460A-1CQ196M | 制造商:Microsemi Corporation 功能描述:FPGA ACT 3 Family 6K Gates 848 Cells 125MHz 0.8um (CMOS) Technology 5V 196-Pin CQFP 制造商:Microsemi Corporation 功能描述:FPGA ACT 3 Family 6K Gates 848 Cells 125MHz 0.8um Technology 5V 196-Pin CQFP 制造商:Microsemi Corporation 功能描述:FPGA ACT 3 6K GATES 848 CELLS 125MHZ 0.8UM 5V 196CQFP - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA 6K GATES 196-CQFP |
| A1460A-1CQ256B | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:HiRel FPGAs |
| A1460A-1CQ256C | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:HiRel FPGAs |
| A1460A-1CQ256E | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:HiRel FPGAs |
| A1460A-1CQ256M | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:HiRel FPGAs |
發(fā)布緊急采購，3分鐘左右您將得到回復。