參數(shù)資料
型號: A1425A-STDCQ132M
元件分類: FPGA
英文描述: FPGA, 310 CLBS, 7500 GATES, 100 MHz, CQFP132
封裝: CERAMIC, QFP-132
文件頁數(shù): 28/54頁
文件大?。?/td> 343K
代理商: A1425A-STDCQ132M
RadTolerant FPGAs
1- 30
v3.1
Table 1-23 RT14100A, A14100A Clock Networks
Worst-Case Military Conditions, VCC = 4.5 V, TJ = 125°C
–1 Speed
Std Speed
Parameter
Description
Min.
Max.
Min.
Max.
Units
Dedicated (Hard-Wired) I/O Clock Network
tIOCKH
Input LOW to HIGH
(Pad to I/O Module Input)
3.5
4.1
ns
tIOPWH
Minimum Pulse Width HIGH
4.8
5.7
ns
tIOPWL
Minimum Pulse Width LOW
4.8
5.7
ns
tIOSAPW
Minimum Asynchronous Pulse Width
3.9
4.4
ns
tIOCKSW
Maximum Skew
0.9
1.0
ns
tIOP
Minimum Period
9.9
11.6
ns
fIOMAX
Maximum Frequency
100
85
MHz
Dedicated (Hard-Wired) Array Clock Network
tHCKH
Input LOW to HIGH
(Pad to S-Module Input)
5.5
6.4
ns
tHCKL
Input HIGH to LOW
(Pad to S-Module Input)
5.5
6.4
ns
tHPWH
Minimum Pulse Width HIGH
4.8
5.7
ns
tHPWL
Minimum Pulse Width LOW
4.8
5.7
ns
tHCKSW
Maximum Skew
0.9
1.0
ns
tHP
Minimum Period
9.9
11.6
ns
fHMAX
Maximum Frequency
100
85
MHz
Routed Array Clock Networks
tRCKH
Input LOW to HIGH (FO=256)
9.0
10.5
ns
tRCKL
Input HIGH to LOW (FO=256)
9.0
10.5
ns
tRPWH
Min. Pulse Width HIGH (FO=256)
6.3
7.1
ns
tRPWL
Min. Pulse Width LOW (FO=256)
6.3
7.1
ns
tRCKSW
Maximum Skew (FO=128)
1.9
2.1
ns
tRP
Minimum Period (FO=256)
12.9
14.5
ns
fRMAX
Maximum Frequency (FO=256)
75
65
MHz
Clock-to-Clock Skews
tIOHCKSW
I/O Clock to H-Clock Skew
0.0
3.5
0.0
3.5
ns
tIORCKSW
I/O Clock to R-Clock Skew
0.0
5.0
0.0
5.0
ns
tHRCKSW
H-Clock to R-Clock Skew
(FO = 64)
(FO = 50% max.)
0.0
1.0
3.0
0.0
1.0
3.0
ns
Note: SSO information can be found in the Simultaneously Switching Output Limits for Actel FPGAs application note.
相關(guān)PDF資料
PDF描述
A14100A-STDCQG256B FPGA, 1377 CLBS, 30000 GATES, 85 MHz, CQFP256
A14100A-STDCQG256M FPGA, 1377 CLBS, 30000 GATES, 85 MHz, CQFP256
A1460A-1PQ160M FPGA, 848 CLBS, 6000 GATES, 125 MHz, PQFP160
A1460A-PQ160M FPGA, 848 CLBS, 6000 GATES, 100 MHz, PQFP160
A1460A-1TQ176M FPGA, 848 CLBS, 6000 GATES, 125 MHz, PQFP176
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
A1425A-VQ100C 功能描述:IC FPGA 2500 GATES 100-VQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場可編程門陣列) 系列:ACT™ 3 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標(biāo)準(zhǔn)包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計:3200 輸入/輸出數(shù):80 門數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應(yīng)商設(shè)備封裝:120-CPGA(34.55x34.55)
A1425A-VQ100I 功能描述:IC FPGA 2500 GATES 100-VQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場可編程門陣列) 系列:ACT™ 3 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標(biāo)準(zhǔn)包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計:3200 輸入/輸出數(shù):80 門數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應(yīng)商設(shè)備封裝:120-CPGA(34.55x34.55)
A1425A-VQG100C 功能描述:IC FPGA 2500 GATES 100-VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場可編程門陣列) 系列:ACT™ 3 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標(biāo)準(zhǔn)包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計:3200 輸入/輸出數(shù):80 門數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應(yīng)商設(shè)備封裝:120-CPGA(34.55x34.55)
A1425A-VQG100I 功能描述:IC FPGA 2500 GATES 100-VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場可編程門陣列) 系列:ACT™ 3 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標(biāo)準(zhǔn)包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計:3200 輸入/輸出數(shù):80 門數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應(yīng)商設(shè)備封裝:120-CPGA(34.55x34.55)
A1425LK 功能描述:IC SENSOR HALL EFFECT AC 4-SIP RoHS:否 類別:傳感器,轉(zhuǎn)換器 >> 磁性 - 霍爾效應(yīng),數(shù)字式開關(guān),線性,羅盤 (IC) 系列:- 標(biāo)準(zhǔn)包裝:1 系列:- 傳感范圍:20mT ~ 80mT 類型:旋轉(zhuǎn) 電源電壓:4.5 V ~ 5.5 V 電流 - 電源:15mA 電流 - 輸出(最大):- 輸出類型:數(shù)字式,PWM,8.5 位串行 特點(diǎn):可編程 工作溫度:-40°C ~ 150°C 封裝/外殼:20-SSOP(0.209",5.30mm 寬) 供應(yīng)商設(shè)備封裝:20-SSOP 包裝:Digi-Reel® 其它名稱:AS5132-HSST-500DKR