- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄294782 > A1280A-CQG172M FPGA, 1232 CLBS, 8000 GATES, 41 MHz, CQFP172 PDF資料下載
參數(shù)資料
| 型號： | A1280A-CQG172M |
| 元件分類： | FPGA |
| 英文描述： | FPGA, 1232 CLBS, 8000 GATES, 41 MHz, CQFP172 |
| 封裝： | CERAMIC, CQFP-172 |
| 文件頁數(shù)： | 27/54頁 |
| 文件大小： | 333K |
| 代理商： | A1280A-CQG172M |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁當(dāng)前第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁
RadTolerant FPGAs
v3.1
1-29
Table 1-22 RT14100A, A14100A I/O and Output Modules
Worst-Case Military Conditions, VCC = 4.5 V, TJ = 125°C
–1 Speed
Std Speed
Parameter
Description
Min.
Max.
Min.
Max.
Units
I/O Module Sequential Timing
tINH
Input Flip-Flop Data Hold
0.0
ns
tINSU
Input Flip-Flop Data Setup
2.1
2.4
ns
tIDEH
Input Data Enable Hold
0.0
ns
tIDESU
Input Data Enable Setup
8.7
10.0
ns
tOUTH
Output Flip-Flop Data Hold
1.2
ns
tOUTSU
Output Flip-Flop Data Setup
1.2
ns
tODEH
Output Data Enable Hold
0.6
ns
tODESU
Output Data Enable Setup
2.4
ns
TTL Output Module Timing1
tDHS
Data-to-Pad, High Slew
7.5
8.9
ns
tDLS
Data-to-Pad, Low Slew
11.9
14.0
ns
tENZHS
Enable-to-Pad, Z to H/L, High Slew
6.0
7.0
ns
tENZLS
Enable-to-Pad, Z to H/L, Low Slew
10.9
12.8
ns
tENHSZ
Enable-to-Pad, H/L to Z, High Slew
11.9
14.0
ns
tENLSZ
Enable-to-Pad, H/L to Z, Low Slew
10.9
12.8
ns
tCKHS
IOCLK Pad-to-Pad H/L, High Slew
12.2
14.0
ns
tCKLS
IOCLK Pad-to-Pad H/L, Low Slew
17.8
ns
dTLHHS
Delta LOW to HIGH, High Slew
0.04
ns/pF
dTLHLS
Delta LOW to HIGH, Low Slew
0.07
0.08
ns/pF
dTHLHS
Delta HIGH to LOW, High Slew
0.05
0.06
ns/pF
dTHLLS
Delta HIGH to LOW, Low Slew
0.07
0.08
ns/pF
CMOS Output Module Timing1
tDHS
Data-to-Pad, High Slew
9.2
10.8
ns
tDLS
Data-to-Pad, Low Slew
17.3
20.3
ns
tENZHS
Enable-to-Pad, Z to H/L, High Slew
7.7
9.1
ns
tENZLS
Enable-to-Pad, Z to H/L, Low Slew
13.1
15.5
ns
tENHSZ
Enable-to-Pad, H/L to Z, High Slew
11.6
14.0
ns
tENLSZ
Enable-to-Pad, H/L to Z, Low Slew
10.9
12.8
ns
tCKHS
IOCLK Pad-to-Pad H/L, High Slew
14.4
16.0
ns
tCKLS
IOCLK Pad-to-Pad H/L, Low Slew
20.2
22.4
ns
dTLHHS
Delta LOW to HIGH, High Slew
0.06
0.07
ns/pF
dTLHLS
Delta LOW to HIGH, Low Slew
0.11
0.13
ns/pF
dTHLHS
Delta HIGH to LOW, High Slew
0.04
0.05
ns/pF
dTHLLS
Delta HIGH to LOW, Low Slew
0.05
0.06
ns/pF
Note:
1. Delays based on 35 pF loading.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| A1020B-CQ84C | FPGA, 547 CLBS, 2000 GATES, 37 MHz, CQFP84 |
| A14100A-1CQ256B | FPGA, 1377 CLBS, 30000 GATES, 100 MHz, CQFP256 |
| A1280A-1CQ172E | FPGA, 1232 CLBS, 8000 GATES, 60 MHz, CQFP172 |
| A1460A-1CQ196E | FPGA, 848 CLBS, 6000 GATES, 100 MHz, CQFP196 |
| A1460A-1PG207E | FPGA, 848 CLBS, 6000 GATES, 100 MHz, CPGA207 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| A1280A-CQG176B | 制造商:MICROSEMI 制造商全稱:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
| A1280A-CQG176C | 制造商:MICROSEMI 制造商全稱:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
| A1280A-CQG176I | 制造商:MICROSEMI 制造商全稱:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
| A1280A-CQG176M | 制造商:MICROSEMI 制造商全稱:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
| A1280APC160C | 制造商:ACT 功能描述:1280A ACTEL S1A4B |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。