- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄294782 > A1280A-CQG172B FPGA, 1232 CLBS, 8000 GATES, 41 MHz, CQFP172 PDF資料下載
參數(shù)資料
| 型號： | A1280A-CQG172B |
| 元件分類： | FPGA |
| 英文描述： | FPGA, 1232 CLBS, 8000 GATES, 41 MHz, CQFP172 |
| 封裝： | CERAMIC, CQFP-172 |
| 文件頁數(shù)： | 11/54頁 |
| 文件大?。?/td> | 333K |
| 代理商： | A1280A-CQG172B |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁當(dāng)前第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁
RadTolerant FPGAs
v3.1
1-15
Sequential Timing Characteristics
D represents all data functions involving A, B, and S for multiplexed flip-flops.
Figure 1-13 Flip-Flops and Latches (RT1280A, A1280A)
D represents all data functions involving A, B, and S for multiplexed flip-flops.
Figure 1-14 Flip-Flops and Latches (RT1425A, A1425A, RT1460A, A1460A, RT14100A, A14100A)
t RS
(Positive Edge Triggered)
D
CLK
CLR
PRE
Y
D1
G, CLK
Q
PRE, CLR
tWCLKA
tWASYN
t HD
t SUD
t A
t
t HENA
SUENA
tco
E
t CLR
(Positive Edge Triggered)
D
CLK
CLR
PRESET
Y
D1
G, CLK
Q
CLR
tWCLKA
tWASYN
t HD
t SUD
t A
t
t HENA
SUENA
tCO
E
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| A1280A-CQG172M | FPGA, 1232 CLBS, 8000 GATES, 41 MHz, CQFP172 |
| A1020B-CQ84C | FPGA, 547 CLBS, 2000 GATES, 37 MHz, CQFP84 |
| A14100A-1CQ256B | FPGA, 1377 CLBS, 30000 GATES, 100 MHz, CQFP256 |
| A1280A-1CQ172E | FPGA, 1232 CLBS, 8000 GATES, 60 MHz, CQFP172 |
| A1460A-1CQ196E | FPGA, 848 CLBS, 6000 GATES, 100 MHz, CQFP196 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| A1280A-CQG176B | 制造商:MICROSEMI 制造商全稱:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
| A1280A-CQG176C | 制造商:MICROSEMI 制造商全稱:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
| A1280A-CQG176I | 制造商:MICROSEMI 制造商全稱:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
| A1280A-CQG176M | 制造商:MICROSEMI 制造商全稱:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
| A1280APC160C | 制造商:ACT 功能描述:1280A ACTEL S1A4B |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。