- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄294782 > A1280A-CQ172E FPGA, 1232 CLBS, 8000 GATES, 41 MHz, CQFP172 PDF資料下載
參數(shù)資料
| 型號： | A1280A-CQ172E |
| 元件分類： | FPGA |
| 英文描述： | FPGA, 1232 CLBS, 8000 GATES, 41 MHz, CQFP172 |
| 封裝： | CAVITY-UP, CERAMIC, QFP-172 |
| 文件頁數(shù)： | 37/98頁 |
| 文件大小： | 2005K |
| 代理商： | A1280A-CQ172E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁當前第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁
42
A1 46 0A T i m i n g C har a c t e r i st i c s (continued)
(W or s t - C as e M i l i t a r y Cond i t i o n s , V CC = 4.5 V, TJ = 1 25°C)
‘–1’ Speed
‘Std’ Speed
Parameter
Description
Min.
Max.
Min.
Max.
Units
CMOS Output Module Timing1
tDHS
Data to Pad, High Slew
9.2
10.8
ns
tDLS
Data to Pad, Low Slew
17.3
20.3
ns
tENZHS
Enable to Pad, Z to H/L, High Slew
7.7
9.1
ns
tENZLS
Enable to Pad, Z to H/L, Low Slew
13.1
15.5
ns
tENHSZ
Enable to Pad, H/L to Z, High Slew
10.9
12.8
ns
tENLSZ
Enable to Pad, H/L to Z, Low Slew
10.9
12.8
ns
tCKHS
IOCLK Pad to Pad H/L, High Slew
14.1
16.0
ns
tCKLS
IOCLK Pad to Pad H/L, Low Slew
20.2
22.4
ns
dTLHHS
Delta Low to High, High Slew
0.06
0.07
ns/pF
dTLHLS
Delta Low to High, Low Slew
0.11
0.13
ns/pF
dTHLHS
Delta High to Low, High Slew
0.04
0.05
ns/pF
dTHLLS
Delta High to Low, Low Slew
0.05
0.06
ns/pF
Dedicated (Hard-Wired) I/O Clock Network
tIOCKH
Input Low to High
(Pad to I/O Module Input)
3.5
4.1
ns
tIOPWH
Minimum Pulse Width High
4.8
5.7
ns
tIOPWL
Minimum Pulse Width Low
4.8
5.7
ns
tIOSAPW
Minimum Asynchronous Pulse Width
3.9
4.4
ns
tIOCKSW
Maximum Skew
0.9
1.0
ns
tIOP
Minimum Period
9.9
11.6
ns
fIOMAX
Maximum Frequency
100
85
MHz
Dedicated (Hard-Wired) Array Clock Network
tHCKH
Input Low to High
(Pad to S-Module Input)
5.5
6.4
ns
tHCKL
Input High to Low
(Pad to S-Module Input)
5.5
6.4
ns
tHPWH
Minimum Pulse Width High
4.8
5.7
ns
tHPWL
Minimum Pulse Width Low
4.8
5.7
ns
tHCKSW
Maximum Skew
0.9
1.0
ns
tHP
Minimum Period
9.9
11.6
ns
fHMAX
Maximum Frequency
100
85
MHz
Notes:
1.
Delays based on 35 pF loading.
2.
SSO information can be found in the Simultaneously Switching Output Limits for Actel FPGAs application note at
http://www.actel.com/appnotes.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| A1415A-1PL84B | FPGA, 200 CLBS, 1500 GATES, 110 MHz, PQCC84 |
| A1425A-STDCQ132B | FPGA, 310 CLBS, 7500 GATES, 100 MHz, CQFP132 |
| A1425A-STDCQ132C | FPGA, 310 CLBS, 7500 GATES, CQFP132 |
| A1425A-STDCQ132M | FPGA, 310 CLBS, 7500 GATES, 100 MHz, CQFP132 |
| A14100A-STDCQG256B | FPGA, 1377 CLBS, 30000 GATES, 85 MHz, CQFP256 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| A1280A-CQ172M | 制造商:Microsemi Corporation 功能描述:FPGA ACT 2 Family 8K Gates 1232 Cells 75MHz 1.0um (CMOS) Technology 5V 172-Pin CQFP 制造商:Microsemi SOC Products Group 功能描述:FPGA ACT 2 8K GATES 1232 CELLS 75MHZ 1.0UM 5V 172CQFP - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA 8K GATES 172-CQFP MIL |
| A1280A-CQ176B | 制造商:MICROSEMI 制造商全稱:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
| A1280A-CQ176C | 制造商:MICROSEMI 制造商全稱:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
| A1280A-CQ176I | 制造商:MICROSEMI 制造商全稱:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
| A1280A-CQ176M | 制造商:MICROSEMI 制造商全稱:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。