
Philips Semiconductors
Preliminary specification
PDI1394L41
1394 content protection AV link layer controller
2000 Dec 01
ii
13.2.2
Common Isochronous Transmit Packet Header Quadlet 1 (ITXHQ1) – Base Address: 0x024
54
. . . . . . . . . . .
13.2.3
Common Isochronous Transmit Packet Header Quadlet 2 (ITXHQ2) – Base Address: 0x028
54
. . . . . . . . . . .
13.2.4
Isochronous Transmitter Interrupt Acknowledge (ITXINTACK) – Base Address: 0x02C
55
. . . . . . . . . . . . . . . .
13.2.5
Isochronous Transmitter Interrupt Enable (ITXINTE) – Base Address: 0x030
55
. . . . . . . . . . . . . . . . . . . . . . . . .
13.2.6
Isochronous Transmitter Control Register (ITXCTL) – Base Address: 0x34
56
. . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.7
Isochronous Transmitter Memory Status (ITXMEM) – Base Address: 0x038
56
. . . . . . . . . . . . . . . . . . . . . . . . .
13.2.8
Isochronous Receiver Unpacking Control (IRXPKCTL) – Base Address: 0x040
57
. . . . . . . . . . . . . . . . . . . . . .
13.2.9
Common Isochronous Receiver Packet Header Quadlet 1 (IRXHQ1) – Base Address: 0x044
58
. . . . . . . . . .
13.2.10
Common Isochronous Receiver Packet Header Quadlet 2 (IRXHQ2) – Base Address: 0x048
58
. . . . . . . . .
13.2.11
Isochronous Receiver Interrupt Acknowledge (IRXINTACK) – Base Address: 0x04C
59
. . . . . . . . . . . . . . . . .
13.2.12
Isochronous Receiver Interrupt Enable (IRXINTE) – Base Address: 0x050
59
. . . . . . . . . . . . . . . . . . . . . . . . .
13.2.13
Isochronous Receiver Control Register (IRXCTL) – Base Address: 0x054
60
. . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.14
Isochronous Receiver Memory Status (IRXMEM) – Base Address: 0x058
61
. . . . . . . . . . . . . . . . . . . . . . . . . .
13.3
Asynchronous Control and Status Interface
62
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.3.1
Asynchronous RX/TX Control (ASYCTL) – Base Address: 0x080
62
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.3.2
Asynchronous RX/TX Memory Status (ASYMEM) – Base Address: 0x084
62
. . . . . . . . . . . . . . . . . . . . . . . . . . .
13.3.3
Asynchronous Transmit Request Next (TX_RQ_NEXT) – Base Address: 0x088
63
. . . . . . . . . . . . . . . . . . . . . .
13.3.4
Asynchronous Transmit Request Last (TX_RQ_LAST) – Base Address: 0x08C
63
. . . . . . . . . . . . . . . . . . . . . .
13.3.5
Asynchronous Transmit Response Next (TX_RP_NEXT) – Base Address: 0x090
63
. . . . . . . . . . . . . . . . . . . . .
13.3.6
Asynchronous Transmit Response Last (TX_RP_LAST) – Base Address: 0x094
63
. . . . . . . . . . . . . . . . . . . . .
13.3.7
Asynchronous Receive Request (RREQ) – Base Address: 0x098
64
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.3.8
Asynchronous Receive Response (RRSP) – Base Address: 0x09C
64
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.3.9
Asynchronous RX/TX Interrupt Acknowledge (ASYINTACK) – Base Address: 0x0A0
64
. . . . . . . . . . . . . . . . . .
13.3.10
Asynchronous RX/TX Interrupt Enable (ASYINTE) – Base Address: 0x0A4
65
. . . . . . . . . . . . . . . . . . . . . . . . .
13.3.11
RDI Register – Base Address: 0x0B0
65
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.3.12
Shadow Register (SHADOW_REG) – Base Address: 0x0F4
66
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.4
Indirect Address Registers
67
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.4.1
67
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.4.2
Indirect Address Register (INDADDR) – Base Address: 0x0F8
67
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.4.3
Indirect Data Register (INDDATA) – Base Address: 0x0FC
67
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.5
Indirect Address Registers
68
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.5.1
Registers for FIFO Size Programming
68
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.0
DC ELECTRICAL CHARACTERISTICS
71
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.1
Pin Categories
71
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.0
AC CHARACTERISTICS
72
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
16.0
TIMING DIAGRAMS
73
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
16.1
AV Interface Operation
73
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
16.2
AV Interface Critical Timings
73
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
16.3
PHY-Link Interface Critical Timings
74
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
16.4
Host Interface Critical Timings
75
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
16.5
CYCLEIN/CYCLEOUT Timings
76
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
16.6
RESET Timings
76
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .