- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1887 > 668-0011 (Rabbit Semiconductor)IC MPU RABIT3000A 55.5MHZ128LQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | 668-0011 |
| 廠商： | Rabbit Semiconductor |
| 文件頁數(shù)： | 65/312頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC MPU RABIT3000A 55.5MHZ128LQFP |
| 標(biāo)準(zhǔn)包裝： | 2 |
| 系列： | Rabbit 3000 |
| 處理器類型： | Rabbit 3000 8-位 |
| 速度： | 55.5MHz |
| 電壓： | 2.5V，2.7V，3V，3.3V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 128-LQFP |
| 供應(yīng)商設(shè)備封裝： | 100-LQFP（14x14） |
| 包裝： | 托盤 |
| 其它名稱： | 316-1043 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁當(dāng)前第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁
147
respect to the DPLL-tracked bit-cell boundaries, so the count is lengthened by either one
or two counts. The decision to adjust by one or by two depends on how far off the DPLL-
tracked bit cell boundaries are. This tracking allows for minor differences in the transmit
and receive clock frequencies.
With NRZ and NRZI data encoding, the DPLL counter runs continuously, and adjusts
after every receive data transition. Since NRZ encoding does not guarantee a minimum
density of transitions, the difference between the sending data rate and the DPLL output
clock rate must be very small, and depends on the longest possible run of zeros in the
received frame. NRZI encoding guarantees at least one transition every six bits (with the
inserted zeros). Since the DPLL can adjust by two counts every bit cell, the maximum dif-
ference between the sending data rate and the DPLL output clock rate is 1/48 (~2%).
With biphase data encoding (either biphase-level, biphase-mark, or biphase-space), the
DPLL runs only as long as transitions are present in the receive data stream. Two consecu-
tive missed transitions causes the DPLL to halt operation and wait for the next available
transition. This mode of operation is necessary because it is possible for the DPLL to lock
onto the optional transitions in the receive data stream. Since they are optional, they will
eventually not be present, and the DPLL can attempt to lock onto the required transitions.
Since the DPLL can adjust by one count every bit cell, the maximum difference between
the sending data rate and the DPLL output clock rate is 1/16 (~6%).
With biphase data encoding, the DPLL is designed to work in multiple-access conditions
where there might not be flags on an idle line. The DPLL will generate an output clock
correctly based on the first transition in the leading zero of an opening flag. Similarly, only
the completion of the closing flag is necessary for the DPLL to provide the extra two
clocks to the receiver to assemble the data correctly. The transition is specified as follows.
In the biphase-level mode this means the transition that defines the last zero of the
closing flag.
In the biphase-mark and the biphase-space modes this means the transition that defines
the end of the last zero of the closing flag.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 6PAIC3106IRGZRQ1 | IC AUDIO CODEC STEREO 48-QFN |
| 70001851 | DEVICE SERVER 1PORT SRL-ETHERNET |
| 73M1822-IM/F | MICRODAA VOICE DATA/FAX 42-QFN |
| 73M1866B-IM/F | MICRODAA SGL PCM HIGHWAY 42-QFN |
| 73M2901CE-IGVR/F | IC MODEM 3.3V V.22BIS 32-TQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 6680011146706 | 制造商:AAI 功能描述: |
| 6680-01-116-1989 | 制造商:AAI 功能描述: |
| 6680011217619 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| 6680-01-130-2102 | 制造商:XERTEXC 功能描述:6680-01-130-2102 |
| 6680011498868 | 制造商: 功能描述: 制造商:undefined 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。