- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382772 > ZPSD513B1V Field Programmable Microcontroller Peripherals(可編程邏輯，零功耗，16K位SRAM,40個(gè)可編程I/O,通用PLD有61個(gè)輸入) PDF資料下載
參數(shù)資料
| 型號： | ZPSD513B1V |
| 英文描述： | Field Programmable Microcontroller Peripherals(可編程邏輯，零功耗，16K位SRAM,40個(gè)可編程I/O,通用PLD有61個(gè)輸入) |
| 中文描述： | 現(xiàn)場可編程微控制器外圍設(shè)備（可編程邏輯，零功耗，16K的位的SRAM，40余個(gè)可編程輸入/輸出，通用PLD的有61個(gè)輸入） |
| 文件頁數(shù)： | 9/142頁 |
| 文件大小： | 786K |
| 代理商： | ZPSD513B1V |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁當(dāng)前第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁
ZPSD5XX Famly
7-9
Table 2.
ZPSD5XX Pin
Descriptions
Pin Name
Pin Function
Type
Function Descriptions
ADIO0 – ADIO15
Address/ data bus
I/O
1. Address/data bus, multiplexed
bus mode
2. Address bus, non-multiplexed
bus mode
Multiple functions
1. Read signal
2. E signal (Clock)
3. Data strobe signal
4. Low byte data strobe
RD
Multiple Names
1. Read
2. E
3. DS
4. LDS
I
WR
Multiple Names
1. WR
2. R/W
3. WRL
I
Multiple functions
1. Write signal
2. Read-write signal
3. Low byte write signal
CSI
Chip Select Input
I
Active low, select ZPSD5XX.
standby mode if high.
RESET
Reset Input
I
Reset I/O ports, ZPLD/macrocells,
Timers and Configuration
Registers. Active low.
CLKIN
Input clock
I
Clock input to Timers, ZPLD
macrocells, ZPLD array, and APD
counter; connect to ground if clock
input not used.
PA0 – PA7
I/O Port A
I/O
Multiple functions
1. I/O port
2. ZPLD/macrocell I/O port
3. Latched address outputs
(PA0–PA7)
→
(A0–A7)
4. High address inputs (A16 – A23)
5. Timer outputs (PA0 – PA3)
PB0 – PB7
I/O Port B
I/O
Multiple functions
1. I/O port
2. ZPLD/macrocell I/O port
3. Latched address outputs
(PB0–PB7)
→
(A0–A7) or (A8–A15)
4. Timer outputs (PB0-PB3)
PC0 – PC7
I/O Port C
I/O
Multiple functions
1. I/O port
2. ZPLD input port
3. Latched address outputs
(PC0 – PC7)
→
(A0–A7)
4. Data Port (D0 – D7,
non-multiplexed bus)
CMOS
or
OD
PD0 – PD7
I/O Port D
I/O
Multiple functions
1. I/O port
2. ZPLD input port
3. Latched address outputs
(PD0–PD7)
→
(A0–A7) or (A8–A15)
4. Data Port (D8-D15,
non-multiplexed bus)
CMOS
or
OD
The following table describes the pin names and pin functions of the ZPSD5XX. Pins that
have multiple names and/or functions are defined by user configuration.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ZPSD501B1 | Field Programmable Microcontroller Peripherals(可編程邏輯，零功耗，16K位SRAM,40個(gè)可編程I/O,通用PLD有61個(gè)輸入) |
| ZPSD501B1V | Field Programmable Microcontroller Peripherals(可編程邏輯，零功耗，16K位SRAM,40個(gè)可編程I/O,通用PLD有61個(gè)輸入) |
| ZPSD503B1 | Field Programmable Microcontroller Peripherals(可編程邏輯，零功耗，16K位SRAM,40個(gè)可編程I/O,通用PLD有61個(gè)輸入) |
| ZPSD503B1V | Field Programmable Microcontroller Peripherals(可編程邏輯，零功耗，16K位SRAM,40個(gè)可編程I/O,通用PLD有61個(gè)輸入) |
| ZPSD511B1 | Field Programmable Microcontroller Peripherals(可編程邏輯，零功耗，16K位SRAM,40個(gè)可編程I/O,通用PLD有61個(gè)輸入) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ZPSD602E1-15L | 制造商:WSI 功能描述: |
| ZPSD611E1-15J | 制造商:WSI 功能描述: |
| ZPSD611E1-15JI | 制造商:WSI 功能描述: |
| ZPSD611E1-15L | 制造商:WSI 功能描述: |
| ZPSD611E1-70L | 制造商:WSI 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。