參數(shù)資料
型號(hào)： XRT94L43IB-F
廠商： Exar Corporation
文件頁(yè)數(shù)： 57/328頁(yè)
文件大?。?/td> 0K
描述： IC MAPPER SONET/SDH OC12 516BGA
標(biāo)準(zhǔn)包裝： 24
應(yīng)用： 網(wǎng)絡(luò)切換
接口： 總線
電源電壓： 2.5V, 3.3V
封裝/外殼： 516-BBGA
供應(yīng)商設(shè)備封裝： 516-PBGA（35x35）
包裝： 托盤
安裝類型： 表面貼裝
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)當(dāng)前第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)第248頁(yè)第249頁(yè)第250頁(yè)第251頁(yè)第252頁(yè)第253頁(yè)第254頁(yè)第255頁(yè)第256頁(yè)第257頁(yè)第258頁(yè)第259頁(yè)第260頁(yè)第261頁(yè)第262頁(yè)第263頁(yè)第264頁(yè)第265頁(yè)第266頁(yè)第267頁(yè)第268頁(yè)第269頁(yè)第270頁(yè)第271頁(yè)第272頁(yè)第273頁(yè)第274頁(yè)第275頁(yè)第276頁(yè)第277頁(yè)第278頁(yè)第279頁(yè)第280頁(yè)第281頁(yè)第282頁(yè)第283頁(yè)第284頁(yè)第285頁(yè)第286頁(yè)第287頁(yè)第288頁(yè)第289頁(yè)第290頁(yè)第291頁(yè)第292頁(yè)第293頁(yè)第294頁(yè)第295頁(yè)第296頁(yè)第297頁(yè)第298頁(yè)第299頁(yè)第300頁(yè)第301頁(yè)第302頁(yè)第303頁(yè)第304頁(yè)第305頁(yè)第306頁(yè)第307頁(yè)第308頁(yè)第309頁(yè)第310頁(yè)第311頁(yè)第312頁(yè)第313頁(yè)第314頁(yè)第315頁(yè)第316頁(yè)第317頁(yè)第318頁(yè)第319頁(yè)第320頁(yè)第321頁(yè)第322頁(yè)第323頁(yè)第324頁(yè)第325頁(yè)第326頁(yè)第327頁(yè)第328頁(yè)
XRT94L43
9
SONET/SDH OC-12 TO 12XDS3/E3 MAPPER
REV. 1.0.2
T22
R22
U24
R21
W26
T25
R25
R26
PDATA_0
PDATA_1
PDATA_2
PDATA_3
PDATA_4
PDATA_5
PDATA_6
PDATA_7
I/O
TTL
Bi-Directional Data Bus Pins (Microprocessor Interface):
These pins are used to drive and receive data over the bi-directional data
bus,, whenever the Microprocessor performs READ or WRITE operations
with the Microprocessor Interface of the XRT94L43.
Y26
WR/
R/W
I
TTL
Write Strobe/Read-Write operation Identifier:
The function of this input pin depends upon which mode the Microproces-
sor Interface has been configured to operate in.
Intel-Asynchronous Mode - WR - Write Strobe Input:
If the Microprocessor Interface is configured to operate in the Intel-Asyn-
chronous Mode, then this input pin functions as the WR (Active Low WRITE
Strobe) input signal from the Microprocessor. Once this active-low signal is
asserted, then the input buffers (associated with the Bi-Directional Data
Bus pin, D[7:0]) will be enabled. The Microprocessor Interface will latch the
contents on the Bi-Directional Data Bus (into the "target" register or address
location, within the XRT94L43) upon the rising edge of this input pin.
Motorola-Asynchronous Mode - R/W - Read/Write Operation Identifi-
cation Input Pin:
If the Microprocessor Interface is operating in the "Motorola-Asynchronous
Mode", then this pin is functionally equivalent to the "R/W" input pin. In the
Motorola Mode, a "READ" operation occurs if this pin is held at a logic "1",
coincident to a falling edge of the RD/DS (Data Strobe) input pin. Similarly
a WRITE operation occurs if this pin is at a logic "0", coincident to a falling
edge of the RD/DS (Data Strobe) input pin.
Power PC 403 Mode - R/W - Read/Write Operation Identification Input:
If the Microprocessor Interface is configured to operate in the Power PC
403 Mode, then this input pin will function as the "Read/Write Operation
Identification Input" pin.
Anytime the Microprocessor Interface samples this input signal at a logic
low (while also sampling the CS input pin "low") upon the rising edge of
PCLK, then the Microprocessor Interface will (upon the very same rising
edge of
PCLK) latch the contents of the Address Bus (A[15:0]) into the
Microprocessor Interface circuitry, in preparation for this forthcoming READ
operation. At some point (later in this READ operation) the Microprocessor
will also assert the DBEN/OE input pin, and the Microprocessor Interface
will then place the contents of the "target" register (or address location
within the XRT94L43) upon the Bi-Directional Data Bus pins (D[7:0]), where
it can be read by the Microprocessor .
Anytime the Microprocessor Interface samples this input signal at a logic
high (while also sampling the CS input pin a logic "low") upon the rising
edge of
PCLK, then the Microprocessor Interface will (upon the very same
rising edge of
PCLK) latch the contents of the Address Bus (A[15:0]) into
the Microprocessor Interface circuitry, in preparation for the forthcoming
WRITE operation. At some point (later in this WRITE operation) the Micro-
processor will also assert the RD/DS/WE input pin, and the Microprocessor
Interface will then latch the contents of the Bi-Directional Data Bus (D[7:0])
into the contents of the "target" register or buffer location (within the
XRT94L43).
MICROPROCESSOR INTERFACE
PIN #SIGNAL NAME
I/O
SIGNAL
TYPE
DESCRIPTION
相關(guān)PDF資料
PDF描述
XS1-G02B-FB144-I4 IC MCU 32BIT 16KB OTP 144FBGA
XTR114U/2K5 IC 4-20MA I-TRANSMITTER 14-SOIC
ZXHF5000JB24TC IC SWITCH QUAD 2X1 24QFN
3341-56 IC PLL INTEGER-N 3GHZ 20QFN
3342-56 IC PLL INTEGER-N 3GHZ 20QFN
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XRT94L55 制造商:EXAR 制造商全稱:EXAR 功能描述:SONET/SDH OC-48/STM-16, 4XOC-12/STM-4, 16XOC-3/STM-1 FRAMER/CONCENTRATOR WITH INTEGRATED CDR’S
XRT94L55IV 制造商:EXAR 制造商全稱:EXAR 功能描述:SONET/SDH OC-48/STM-16, 4XOC-12/STM-4, 16XOC-3/STM-1 FRAMER/CONCENTRATOR WITH INTEGRATED CDR’S
XRT95L34 制造商:EXAR 制造商全稱:EXAR 功能描述:OC-12/STM-4, QUAD OC-3/STM-1 POS/ATM FRAMER WITH INTEGRATED CDR’S
XRT95L34IV 制造商:EXAR 制造商全稱:EXAR 功能描述:OC-12/STM-4, QUAD OC-3/STM-1 POS/ATM FRAMER WITH INTEGRATED CDR’S
XRT95L51 制造商:EXAR 制造商全稱:EXAR 功能描述:OC-48 ATM UNI/POS/MAPPER IC
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*