參數(shù)資料
型號(hào): XCV812E-7FG404I
廠商: Xilinx, Inc.
英文描述: Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays
中文描述: 的Virtex娥內(nèi)存擴(kuò)展1.8伏現(xiàn)場(chǎng)可編程門(mén)陣列
文件頁(yè)數(shù): 76/116頁(yè)
文件大?。?/td> 1087K
代理商: XCV812E-7FG404I
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)當(dāng)前第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)
Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays
Module 4 of 4
2
www.xilinx.com
1-800-255-7778
DS025-4 (v1.6) July 17, 2002
R
BG560 Ball Grid Array Packages
XCV405E and the XCV812E Virtex-E Extended Memory
devices are available in the BG560 BGA package. Pins
labeled I0_VREF can be used as either in all parts unless
device-dependent as indicated in the footnotes. If the pin is
not used as V
REF
, it can be used as general I/O. Immedi-
ately following
Table 1
, see
Table 2
for BG560 package Dif-
ferential Pair information.
Table 1:
BG560 BGA — XCV405E and XCV812E
Bank
Pin Description
Pin#
0
GCK3
A17
0
IO
A27
0
IO
B25
0
IO
C28
0
IO
C30
0
IO
D30
0
IO
E18
0
IO_L0N
E28
0
IO_L0P
D29
0
IO_L1N_YY
D28
0
IO_L1P_YY
A31
0
IO_VREF_L2N_YY
E27
0
IO_L2P_YY
C29
0
IO_L3N_Y
B30
0
IO_L3P_Y
D27
0
IO_L4N_YY
E26
0
IO_L4P_YY
B29
0
IO_VREF_L5N_YY
D26
0
IO_L5P_YY
C27
0
IO_L6N
E25
0
IO_L6P
A28
0
IO_L7N_YY
D25
0
IO_L7P_YY
C26
0
IO_VREF_L8N_YY
E24
1
0
IO_L8P_YY
B26
0
IO_L9N_Y
C25
0
IO_L9P_Y
D24
0
IO_VREF_L10N_YY
E23
0
IO_L10P_YY
A25
0
IO_L11N_YY
D23
0
IO_L11P_YY
B24
0
IO_L12N
E22
0
IO_L12P
C23
0
IO_L13N_YY
A23
0
IO_L13P_YY
D22
0
IO_VREF_L14N_YY
E21
1
0
IO_L14P_YY
B22
0
IO_L15N_Y
D21
0
IO_L15P_Y
C21
0
IO_L16N_YY
B21
0
IO_L16P_YY
E20
0
IO_VREF_L17N_YY
D20
0
IO_L17P_YY
C20
0
IO_L18N
B20
0
IO_L18P
E19
0
IO_L19N_YY
D19
0
IO_L19P_YY
C19
0
IO_VREF_L20N_YY
A19
0
IO_L20P_YY
D18
0
IO_LVDS_DLL_L21N
C18
1
GCK2
D17
1
IO
A3
1
IO
D9
1
IO
E8
1
IO
E11
1
IO_LVDS_DLL_L21P
E17
1
IO_L22N_Y
C17
1
IO_L22P_Y
B17
1
IO_L23N_YY
B16
1
IO_VREF_L23P_YY
D16
1
IO_L24N_YY
E16
1
IO_L24P_YY
C16
1
IO_L25N
A15
1
IO_L25P
C15
1
IO_L26N_YY
D15
1
IO_VREF_L26P_YY
E15
Table 1:
BG560 BGA — XCV405E and XCV812E
Bank
Pin Description
Pin#
相關(guān)PDF資料
PDF描述
XCV812E-7FG556C Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays
XCV812E-7FG556I Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays
XCV812E-7FG560C Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays
XCV812E-7FG560I Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays
XCV812E-7FG676C Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XCV812E-7FG556C 制造商:XILINX 制造商全稱(chēng):XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays
XCV812E-7FG556I 制造商:XILINX 制造商全稱(chēng):XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays
XCV812E-7FG560C 制造商:XILINX 制造商全稱(chēng):XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays
XCV812E-7FG560I 制造商:XILINX 制造商全稱(chēng):XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays
XCV812E-7FG676C 制造商:XILINX 制造商全稱(chēng):XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays