- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄375008 > XCR3064XL-7CS48C (XILINX INC) XCR3064XL 64 Macrocell CPLD PDF資料下載
參數(shù)資料
| 型號： | XCR3064XL-7CS48C |
| 廠商： | XILINX INC |
| 元件分類： | PLD |
| 英文描述： | XCR3064XL 64 Macrocell CPLD |
| 中文描述： | EE PLD, 7.5 ns, PBGA48 |
| 封裝： | 0.80 MM PITCH, CSP-48 |
| 文件頁數(shù)： | 4/9頁 |
| 文件大?。?/td> | 96K |
| 代理商： | XCR3064XL-7CS48C |
R
Internal Timing Parameters
(2)
Symbol
Parameter
-6
-7
-10
Unit
Min.
Max.
Min.
Max.
Min.
Max.
Buffer Delays
T
IN
Input buffer delay
-
1.3
-
1.6
-
2.2
ns
T
FIN
Fast Input buffer delay
-
2.3
-
3.0
-
3.1
ns
T
GCK
Global Clock buffer delay
-
0.8
-
1.0
-
1.3
ns
T
OUT
Output buffer delay
-
2.2
-
2.7
-
3.6
ns
T
EN
Output buffer enable/disable delay
-
4.2
-
5.0
-
5.7
ns
Internal Register and Combinatorial Delays
T
LDI
Latch transparent delay
-
1.3
-
1.6
-
2.0
T
SUI
Register setup time
1.0
-
1.0
-
1.2
-
ns
T
HI
Register hold time
0.3
-
0.5
-
0.7
-
ns
T
ECSU
Register clock enable setup time
2.0
-
2.5
-
3.0
-
ns
T
ECHO
Register clock enable hold time
3.0
-
4.5
-
5.5
-
ns
T
COI
Register clock to output delay
-
1.0
-
1.3
-
1.6
ns
T
AOI
Register async. S/R to output delay
-
2.5
-
2.3
-
2.1
ns
T
RAI
Register async. recovery
-
4.0
-
5.0
-
6.0
ns
T
LOGI1
Internal logic delay (single p-term)
-
2.0
-
2.7
-
3.3
ns
T
LOGI2
Internal logic delay (PLA OR term)
-
2.5
-
3.2
-
4.2
ns
Feedback Delays
T
F
ZIA delay
-
2.4
-
2.9
-
3.5
ns
Time Adders
T
LOGI3
Fold-back NAND delay
-
6.0
-
7.5
-
9.5
ns
T
UDA
Universal delay
-
1.5
-
2.0
-
2.5
ns
T
SLEW
Slew rate limited delay
-
4.0
-
5.0
-
6.0
ns
Notes:
1.
2.
These parameters guaranteed by design and/or characterization, not testing.
See XPLA3 family data sheet (
DS012
) for timing model.
相關PDF資料 |
PDF描述 |
|---|---|
| XCR3064XL-7CS48I | XCR3064XL 64 Macrocell CPLD |
| XCR3064XL-7PC44C | XCR3064XL 64 Macrocell CPLD |
| XCR3064XL-7PC44I | XCR3064XL 64 Macrocell CPLD |
| XCR3064XL-10CP56C | XCR3064XL 64 Macrocell CPLD |
| XCR3064XL-10CP56I | XCR3064XL 64 Macrocell CPLD |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| XCR3064XL-7CS48I | 功能描述:IC ISP CPLD 64 MCELL 3.3V 48-CSP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - CPLD（復雜可編程邏輯器件） 系列:CoolRunner XPLA3 標準包裝:24 系列:CoolRunner II 可編程類型:系統(tǒng)內(nèi)可編程 最大延遲時間 tpd(1):7.1ns 電壓電源 - 內(nèi)部:1.7 V ~ 1.9 V 邏輯元件/邏輯塊數(shù)目:24 宏單元數(shù):384 門數(shù):9000 輸入/輸出數(shù):173 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:208-BFQFP 供應商設備封裝:208-PQFP（28x28） 包裝:托盤 |
| XCR3064XL-7CS48I0917 | 制造商:Xilinx 功能描述: |
| XCR3064XL-7CSG48C | 制造商:Xilinx 功能描述:CPLD COOLRUNNER XPLA3 1.5K GATES 64 MCRCLLS 166.67MHZ 0.35UM - Trays |
| XCR3064XL-7CSG48I | 制造商:Xilinx 功能描述:CPLD COOLRUNNER XPLA3 1.5K GATES 64 MCRCLLS 166.67MHZ 0.35UM - Trays |
| XCR3064XL-7PC44C | 功能描述:IC ISP CPLD 64 MCELL 3.3V 44PLCC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - CPLD（復雜可編程邏輯器件） 系列:CoolRunner XPLA3 標準包裝:24 系列:CoolRunner II 可編程類型:系統(tǒng)內(nèi)可編程 最大延遲時間 tpd(1):7.1ns 電壓電源 - 內(nèi)部:1.7 V ~ 1.9 V 邏輯元件/邏輯塊數(shù)目:24 宏單元數(shù):384 門數(shù):9000 輸入/輸出數(shù):173 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:208-BFQFP 供應商設備封裝:208-PQFP（28x28） 包裝:托盤 |
發(fā)布緊急采購，3分鐘左右您將得到回復。