- 您現在的位置：買賣IC網 > PDF目錄375005 > XCB56364FU100 (MOTOROLA INC) 24-Bit Audio Digital Signal Processor PDF資料下載
參數資料
| 型號： | XCB56364FU100 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 數字信號處理 |
| 英文描述： | 24-Bit Audio Digital Signal Processor |
| 中文描述： | 8-BIT, 100 MHz, OTHER DSP, PQFP100 |
| 封裝： | PLASTIC, TQFP-100 |
| 文件頁數： | 74/162頁 |
| 文件大?。?/td> | 2405K |
| 代理商： | XCB56364FU100 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁當前第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁
Specifications
Serial Host Interface (SHI) I
2
C Protocol Timing
2-54
DSP56364 Advance Information
MOTOROLA
2.12.1
Programming the Serial Clock
The programmed serial clock cycle, T
I
HCKR (SHI clock control register).
2
CCP
, is specified by the value of the HDM[5:0] and HRS bits of the
The expression for T
I
2
CCP
is
T
I
2
CCP
= [T
C
×
2
×
(HDM[7:0] + 1)
×
(7
×
(1 – HRS) + 1)]
where
— HRS is the prescaler rate select bit. When HRS is cleared, the fixed
divide-by-eight prescaler is operational. When HRS is set, the prescaler is bypassed.
— HDM[7:0] are the divider modulus select bits.
— A divide ratio from 1 to 64 (HDM[5:0] = 0 to $3F) may be selected.
186 First SCL sampling edge to
HREQ output deassertion
2
T
NG;RQO
ns
Filters bypassed
2
×
T
C
+ 30
—
50
—
50
Narrow filters enabled
2
×
T
C
+ 120
—
140
—
140
Wide filters enabled
2
×
T
C
+ 208
—
228
—
228
187 Last SCL edge to HREQ out-
put not deasserted
2
T
AS;RQO
ns
Filters bypassed
2
×
T
C
+ 30
50
—
50
—
Narrow filters enabled
2
×
T
C
+ 80
100
—
100
—
Wide filters enabled
2
×
T
C
+ 135
155
—
155
—
188 HREQ in assertion to first SCL
edge
T
AS;RQI
0.5
×
T
I
2
CCP
-
0.5
×
T
C
- 21
ns
Filters bypassed
4327
—
927
—
Narrow filters enabled
4282
—
882
—
Wide filters enabled
4238
—
838
—
R
P
(min) = 1.5 k
Table 2-18 SHI I
2
C Protocol Timing (continued)
Standard I
2
C*
No.
Characteristics
Symbol/
Expression
Standard-Mode
Fast-Mode
Unit
Min
Max
Min
Max
F
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
.
相關PDF資料 |
PDF描述 |
|---|---|
| XCB56364PV100 | 24-Bit Audio Digital Signal Processor |
| XCCACE-TQ144 | System ACE CompactFlash Solution |
| XCCACE-TQ144I | System ACE CompactFlash Solution |
| XCCACE128-I | System ACE CompactFlash Solution |
| XCCACE256-I | System ACE CompactFlash Solution |
相關代理商/技術參數 |
參數描述 |
|---|---|
| XCB56364PV100 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:24-Bit Audio Digital Signal Processor |
| XCBC01 | 制造商:Excelsys Technologies 功能描述:CONF POWER CHASSIS 700W 6 SLOT |
| XCBMV0502 A | 制造商:Lap Electrical Ltd 功能描述:10-100V 2W AMB XENON BCN |
| XCBMV0502 B | 制造商:Lap Electrical Ltd 功能描述:10-100V 2W BLU XENON BCN |
| XCBMV0502 R | 制造商:Lap Electrical Ltd 功能描述:10-100V 2W RED XENON BCN |
發(fā)布緊急采購，3分鐘左右您將得到回復。