- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4296 > XC3S50AN-4TQ144I (Xilinx Inc)IC FPGA SPARTAN 3AN 144TQFP PDF資料下載
參數(shù)資料
| 型號： | XC3S50AN-4TQ144I |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 66/123頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA SPARTAN 3AN 144TQFP |
| 標(biāo)準(zhǔn)包裝： | 60 |
| 系列： | Spartan®-3AN |
| LAB/CLB數(shù)： | 176 |
| 邏輯元件/單元數(shù)： | 1584 |
| RAM 位總計： | 55296 |
| 輸入/輸出數(shù)： | 108 |
| 門數(shù)： | 50000 |
| 電源電壓： | 1.14 V ~ 1.26 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 144-LQFP |
| 供應(yīng)商設(shè)備封裝： | 144-TQFP（20x20） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁當(dāng)前第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁
Spartan-3AN FPGA Family: DC and Switching Characteristics
DS557 (v4.1) April 1, 2011
Product Specification
47
Configurable Logic Block (CLB) Timing
Table 33: CLB (SLICEM) Timing
Symbol
Description
Speed Grade
Units
-5
-4
Min
Max
Min
Max
Clock-to-Output Times
TCKO
When reading from the FFX (FFY) Flip-Flop, the time
from the active transition at the CLK input to data
appearing at the XQ (YQ) output
–0.60
–0.68
ns
Setup Times
TAS
Time from the setup of data at the F or G input to the
active transition at the CLK input of the CLB
0.18
–0.36
–ns
TDICK
Time from the setup of data at the BX or BY input to
the active transition at the CLK input of the CLB
1.58
–1.88
–ns
Hold Times
TAH
Time from the active transition at the CLK input to the
point where data is last held at the F or G input
0
–0
–ns
TCKDI
Time from the active transition at the CLK input to the
point where data is last held at the BX or BY input
0
–0
–ns
Clock Timing
TCH
The High pulse width of the CLB’s CLK signal
0.63
–0.75
–ns
TCL
The Low pulse width of the CLK signal
0.63
–0.75
–ns
FTOG
Toggle frequency (for export control)
0
770
0
667
MHz
Propagation Times
TILO
The time it takes for data to travel from the CLB’s F
(G) input to the X (Y) output
–0.62
–0.71
ns
Set/Reset Pulse Width
TRPW_CLB
The minimum allowable pulse width, High or Low, to
the CLB’s SR input
1.33
–1.61
–ns
Notes:
1.
The numbers in this table are based on the operating conditions set forth in Table 10.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 748333-2 | CONTACT, HD22 PIN, 30AU |
| 748333-5 | CONTACT, HD22 PIN, FLAU |
| 24LC024-E/MS | IC EEPROM 2KBIT 400KHZ 8MSOP |
| 24C02CT-E/MNY | IC SRL EEPROM 256KX8 V 8-TDFN |
| 24LC08BT-E/MNY | IC EEPROM 8KBIT 400KHZ 8TDFN |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XC3S50AN-4TQG144C | 功能描述:IC SPARTAN-3AN FPGA 50K 144TQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Spartan®-3AN 標(biāo)準(zhǔn)包裝:60 系列:XP LAB/CLB數(shù):- 邏輯元件/單元數(shù):10000 RAM 位總計:221184 輸入/輸出數(shù):244 門數(shù):- 電源電壓:1.71 V ~ 3.465 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:388-BBGA 供應(yīng)商設(shè)備封裝:388-FPBGA（23x23） 其它名稱:220-1241 |
| XC3S50AN-4TQG144CES | 制造商:Xilinx 功能描述: |
| XC3S50AN-4TQG144I | 功能描述:IC FPGA SPARTAN-3AN50K 144-TQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Spartan®-3AN 標(biāo)準(zhǔn)包裝:60 系列:XP LAB/CLB數(shù):- 邏輯元件/單元數(shù):10000 RAM 位總計:221184 輸入/輸出數(shù):244 門數(shù):- 電源電壓:1.71 V ~ 3.465 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:388-BBGA 供應(yīng)商設(shè)備封裝:388-FPBGA（23x23） 其它名稱:220-1241 |
| XC3S50AN-4TQG144ICES | 制造商:Xilinx 功能描述: |
| XC3S50AN-5FT256C | 制造商:Xilinx 功能描述:SPARTAN3AN - Trays 制造商:Xilinx 功能描述:IC FPGA SPARTAN-3AN 50K 256BGA 制造商:Xilinx 功能描述:IC FPGA 195 I/O 256FTBGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。