Virtex-II Platform FPGAs: Pinout Information
R
DS031-4 (v3.5) November 5, 2007
Module 4 of 4
Product Specification
73
0
IO_L52P_0
E10
0
IO_L54N_0
D10
0
IO_L54P_0
C10
0
IO_L67N_0
B10
0
IO_L67P_0
A10
0
IO_L69N_0
G11
0
IO_L69P_0/VREF_0
H11
0
IO_L70N_0
F11
0
IO_L70P_0
F12
0
IO_L72N_0
D11
0
IO_L72P_0
C11
0
IO_L73N_0
B11
0
IO_L73P_0
A11
0
IO_L75N_0
H12
0
IO_L75P_0/VREF_0
J12
0
IO_L76N_0
E12
0
IO_L76P_0
D12
0
IO_L78N_0
B12
0
IO_L78P_0
A12
0
IO_L91N_0/VREF_0
J13
0
IO_L91P_0
H13
0
IO_L92N_0
G13
0
IO_L92P_0
F13
0
IO_L93N_0
E13
0
IO_L93P_0
D13
0
IO_L94N_0/VREF_0
B13
0
IO_L94P_0
A13
0
IO_L95N_0/GCLK7P
C13
0
IO_L95P_0/GCLK6S
C14
0
IO_L96N_0/GCLK5P
F14
0
IO_L96P_0/GCLK4S
E14
1
IO_L96N_1/GCLK3P
G14
1
IO_L96P_1/GCLK2S
H14
1
IO_L95N_1/GCLK1P
A15
1
IO_L95P_1/GCLK0S
B15
Table 10: BG728 BGA — XC2V3000
Bank
Pin Description
Pin Number