參數(shù)資料
型號(hào)： XC2S50E-6PQ208C
廠商： Xilinx Inc
文件頁數(shù)： 42/108頁
文件大小： 0K
描述： IC FPGA 1.8V 384 CLB'S 208-PQFP
產(chǎn)品變化通告： FPGA Family Discontinuation 18/Apr/2011
標(biāo)準(zhǔn)包裝： 24
系列： Spartan®-IIE
LAB/CLB數(shù)： 384
邏輯元件/單元數(shù)： 1728
RAM 位總計(jì)： 32768
輸入/輸出數(shù)： 146
門數(shù)： 50000
電源電壓： 1.71 V ~ 1.89 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 85°C
封裝/外殼： 208-BFQFP
供應(yīng)商設(shè)備封裝： 208-PQFP（28x28）
其它名稱： 122-1205
DS077-3 (v3.0) August 9, 2013
39
Product Specification
Spartan-IIE FPGA Family: DC and Switching Characteristics
R
— OBSOLETE — OBSOLETE — OBSOLETE — OBSOLETE —
IOB Output Switching Characteristics
Output delays terminating at a pad are specified for LVTTL with 12 mA drive and fast slew rate. For other standards, adjust
Symbol
Description
Speed Grade
Units
-7
-6
Min
Max
Min
Max
Propagation Delays
TIOOP
O input to pad
1.0
2.7
1.0
2.9
ns
TIOOLP
O input to pad via transparent latch
1.2
3.1
1.2
3.4
ns
3-state Delays
TIOTHZ
T input to pad high impedance(1)
0.7
1.7
0.7
1.9
ns
TIOTON
T input to valid data on pad
1.1
2.9
1.1
3.1
ns
TIOTLPHZ
T input to pad high impedance via transparent latch(1)
0.8
2.0
0.8
2.2
ns
TIOTLPON
T input to valid data on pad via transparent latch
1.2
3.2
1.2
3.4
ns
TGTS
GTS to pad high impedance(1)
1.9
4.6
1.9
4.9
ns
Sequential Delays
TIOCKP
Clock CLK to pad
0.9
2.8
0.9
2.9
ns
TIOCKHZ
Clock CLK to pad high impedance (synchronous)(1)
0.7
2.0
0.7
2.2
ns
TIOCKON
Clock CLK to valid data on pad (synchronous)
1.1
3.2
1.1
3.4
ns
Setup/Hold Times with Respect to Clock CLK
TIOOCK / TIOCKO
O input
1.0 / 0
-
1.1 / 0
-
ns
TIOOCECK / TIOCKOCE OCE input
0.7 / 0
-
0.7 / 0
-
ns
TIOSRCKO / TIOCKOSR SR input (OFF)
0.9 / 0
-
1.0 / 0
-
ns
TIOTCK / TIOCKT
3-state setup times, T input
0.6 / 0
-
0.7 / 0
-
ns
TIOTCECK / TIOCKTCE 3-state setup times, TCE input
0.6 / 0
-
0.8 / 0
-
ns
TIOSRCKT / TIOCKTSR 3-state setup times, SR input (TFF)
0.9 / 0
-
1.0 / 0
-
ns
Set/Reset Delays
TIOSRP
SR input to pad (asynchronous)
1.2
3.3
1.2
3.5
ns
TIOSRHZ
SR input to pad high impedance (asynchronous)(1)
1.0
2.4
1.0
2.7
ns
TIOSRON
SR input to valid data on pad (asynchronous)
1.4
3.7
1.4
3.9
ns
TIOGSRQ
GSR to pad
3.8
8.5
3.8
9.7
ns
Notes:
1.
Three-state turn-off delays should not be adjusted.
相關(guān)PDF資料
PDF描述
XC3S200A-4FT256I IC SPARTAN-3A FPGA 200K 256FTBGA
XC3S200A-4FTG256I IC SPARTAN-3A FPGA 200K 256FTBGA
XC2S50-6PQ208C IC FPGA 2.5V C-TEMP 208-PQFP
XC2S50-5PQ208I IC FPGA 2.5V I-TEMP 208-PQFP
24AA64T-I/SN IC EEPROM 64KBIT 400KHZ 8SOIC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC2S50E-6PQ208I 制造商:Xilinx 功能描述:IC SPARTAN-IIE FPGA 50K 208-PQFP 制造商:Xilinx 功能描述:IC FPGA 146 I/O 208PQFP
XC2S50E-6PQG208C 功能描述:IC SPARTAN-IIE FPGA 50K 208-PQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Spartan®-IIE 標(biāo)準(zhǔn)包裝:24 系列:ECP2 LAB/CLB數(shù):1500 邏輯元件/單元數(shù):12000 RAM 位總計(jì):226304 輸入/輸出數(shù):131 門數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:208-BFQFP 供應(yīng)商設(shè)備封裝:208-PQFP（28x28）
XC2S50E-6PQG208I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-IIE FPGA
XC2S50E-6TQ144C 功能描述:IC FPGA 1.8V 384 CLB'S 144-TQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Spartan®-IIE 標(biāo)準(zhǔn)包裝:40 系列:Spartan® 6 LX LAB/CLB數(shù):3411 邏輯元件/單元數(shù):43661 RAM 位總計(jì):2138112 輸入/輸出數(shù):358 門數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應(yīng)商設(shè)備封裝:676-FBGA（27x27）
XC2S50E-6TQ144I 制造商:Xilinx 功能描述:IC SYSTEM GATE
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*