參數(shù)資料
型號(hào): XC2S15-5VQ100C
廠商: Xilinx Inc
文件頁(yè)數(shù): 61/99頁(yè)
文件大小: 0K
描述: IC FPGA 2.5V 96 CLB'S 100-VQFP
標(biāo)準(zhǔn)包裝: 90
系列: Spartan®-II
LAB/CLB數(shù): 96
邏輯元件/單元數(shù): 432
RAM 位總計(jì): 16384
輸入/輸出數(shù): 60
門(mén)數(shù): 15000
電源電壓: 2.375 V ~ 2.625 V
安裝類(lèi)型: 表面貼裝
工作溫度: 0°C ~ 85°C
封裝/外殼: 100-TQFP
供應(yīng)商設(shè)備封裝: 100-VQFP(14x14)
其它名稱: 122-1219
XC2S15-5VQ100C-ND
Spartan-II FPGA Family: DC and Switching Characteristics
DS001-3 (v2.8) June 13, 2008
Module 3 of 4
Product Specification
64
R
CLB Switching Characteristics
Delays originating at F/G inputs vary slightly according to the input used. The values listed below are worst-case. Precise
values are provided by the timing analyzer.
Symbol
Description
Speed Grade
Units
-6
-5
Min
Max
Min
Max
Combinatorial Delays
TILO
4-input function: F/G inputs to X/Y outputs
-
0.6
-
0.7
ns
TIF5
5-input function: F/G inputs to F5 output
-
0.7
-
0.9
ns
TIF5X
5-input function: F/G inputs to X output
-
0.9
-
1.1
ns
TIF6Y
6-input function: F/G inputs to Y output via F6 MUX
-
1.0
-
1.1
ns
TF5INY
6-input function: F5IN input to Y output
-
0.4
-
0.4
ns
TIFNCTL
Incremental delay routing through transparent latch
to XQ/YQ outputs
-
0.7
-
0.9
ns
TBYYB
BY input to YB output
-
0.6
-
0.7
ns
Sequential Delays
TCKO
FF clock CLK to XQ/YQ outputs
-
1.1
-
1.3
ns
TCKLO
Latch clock CLK to XQ/YQ outputs
-
1.2
-
1.5
ns
Setup/Hold Times with Respect to Clock CLK(1)
TICK / TCKI
4-input function: F/G inputs
1.3 / 0
-
1.4 / 0
-
ns
TIF5CK / TCKIF5
5-input function: F/G inputs
1.6 / 0
-
1.8 / 0
-
ns
TF5INCK / TCKF5IN
6-input function: F5IN input
1.0 / 0
-
1.1 / 0
-
ns
TIF6CK / TCKIF6
6-input function: F/G inputs via F6 MUX
1.6 / 0
-
1.8 / 0
-
ns
TDICK / TCKDI
BX/BY inputs
0.8 / 0
-
0.8 / 0
-
ns
TCECK / TCKCE
CE input
0.9 / 0
-
0.9 / 0
-
ns
TRCK / TCKR
SR/BY inputs (synchronous)
0.8 / 0
-
0.8 / 0
-
ns
Clock CLK
TCH
Minimum pulse width, High
-
1.9
-
1.9
ns
TCL
Minimum pulse width, Low
-
1.9
-
1.9
ns
Set/Reset
TRPW
Minimum pulse width, SR/BY inputs
3.1
-
3.1
-
ns
TRQ
Delay from SR/BY inputs to XQ/YQ outputs
(asynchronous)
-
1.1
-
1.3
ns
TIOGSRQ
Delay from GSR to XQ/YQ outputs
-
9.9
-
11.7
ns
FTOG
Toggle frequency (for export control)
-
263
-
263
MHz
Notes:
1.
A zero hold time listing indicates no hold time or a negative hold time.
相關(guān)PDF資料
PDF描述
AMM24DSAI CONN EDGECARD 48POS R/A .156 SLD
XC2S15-5VQ100I IC FPGA 2.5V I-TEMP 100-VQFP
XC3S50A-5VQG100C IC FPGA SPARTAN-3A 50K 100-VQFP
AMM28DRYI CONN EDGECARD 56POS DIP .156 SLD
EMC65DRTN-S93 CONN EDGECARD 130PS DIP .100 SLD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC2S15-5VQ100I 功能描述:IC FPGA 2.5V I-TEMP 100-VQFP RoHS:否 類(lèi)別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列) 系列:Spartan®-II 標(biāo)準(zhǔn)包裝:40 系列:Spartan® 6 LX LAB/CLB數(shù):3411 邏輯元件/單元數(shù):43661 RAM 位總計(jì):2138112 輸入/輸出數(shù):358 門(mén)數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類(lèi)型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應(yīng)商設(shè)備封裝:676-FBGA(27x27)
XC2S15-5VQG100C 功能描述:IC SPARTAN-II FPGA 15K 100-VQFP RoHS:是 類(lèi)別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列) 系列:Spartan®-II 標(biāo)準(zhǔn)包裝:24 系列:ECP2 LAB/CLB數(shù):1500 邏輯元件/單元數(shù):12000 RAM 位總計(jì):226304 輸入/輸出數(shù):131 門(mén)數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類(lèi)型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:208-BFQFP 供應(yīng)商設(shè)備封裝:208-PQFP(28x28)
XC2S15-5VQG100I 制造商:Xilinx 功能描述:FPGA SPARTAN-II 15K GATES 432 CELLS 263MHZ 2.5V 100VTQFP - Trays 制造商:Xilinx 功能描述:IC SYSTEM GATE
XC2S15-6CS144C 功能描述:IC FPGA 2.5V C-TEMP 144-CSBGA RoHS:否 類(lèi)別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列) 系列:Spartan®-II 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標(biāo)準(zhǔn)包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計(jì):3200 輸入/輸出數(shù):80 門(mén)數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類(lèi)型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應(yīng)商設(shè)備封裝:120-CPGA(34.55x34.55)
XC2S15-6CS144I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-II FPGA Family