- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383983 > uPD72107CW (NEC Corp.) LAP-B CONTROLLER(Link Access Procedure Balanced mode) PDF資料下載
參數(shù)資料
| 型號： | uPD72107CW |
| 廠商： | NEC Corp. |
| 英文描述： | LAP-B CONTROLLER(Link Access Procedure Balanced mode) |
| 中文描述： | 鱲- B控制器（鏈路訪問過程平衡模式） |
| 文件頁數(shù)： | 25/32頁 |
| 文件大?。?/td> | 182K |
| 代理商： | UPD72107CW |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當(dāng)前第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁
25
μ
PD72107
I
J
G
H
F
D
N
M
C
B
M
R
64
33
32
1
K
L
NOTES
1. Controlling dimension millimeter.
P64C-70-750A,C-3
ITEM
MILLIMETERS
+0.68
–0.20
INCHES
2.283–0.008
B
C
D
F
G
H
J
K
1.778 (T.P.)
3.2±0.3
0.51 MIN.
1.78 MAX.
L
M
0.17
0 to 15
°
0.25
19.05 (T.P.)
5.08 MAX.
17.0±0.2
N
R
0.50±0.10
0.9 MIN.
0.070 MAX.
0.070 (T.P.)
+0.004
–0.005
0.020
0.035 MIN.
0.126±0.012
0.020 MIN.
0.159–0.008
0.200 MAX.
0.750 (T.P.)
0.669
0.010
0.007
0 to 15
°
+0.004
–0.003
+0.10
–0.05
64 PIN PLASTIC SHRINK DIP (750 mil)
2. Each lead centerline is located within 0.17 mm (0.007 inch) of
its true position (T.P.) at maximum material condition.
3. Item "K" to center of leads when formed parallel.
A
58.0
I
4.05
+0.26
–0.20
A
+0.009
–0.008
5. PACKAGE DRAWINGS
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| uPD72107L | LAP-B CONTROLLER(Link Access Procedure Balanced mode) |
| UPD75008 | 4-BIT SINGLE-CHIP MICROCOMPUTER |
| UPD75004 | 4-BIT SINGLE-CHIP MICROCOMPUTER |
| UPD75004CU | 4-BIT SINGLE-CHIP MICROCOMPUTER |
| UPD75004GB | 4-BIT SINGLE-CHIP MICROCOMPUTER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD72255YF1-GA5-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD7225G | 制造商:Panasonic Industrial Company 功能描述:IC |
| UPD7225GB-3B7(A) | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD74HC04C | 制造商:Panasonic Industrial Company 功能描述:IC |
| UPD750068GT-396 | 制造商:Renesas Electronics Corporation 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。