參數(shù)資料
型號: SY58040UMY
廠商: MICREL INC
元件分類: 運動控制電子
英文描述: ULTRA PRECISION 4 X 4 CML SWITCH WITH INTERNAL I/O TERMINATION
中文描述: QUAD 4-CHANNEL, CROSS POINT SWITCH, QCC44
封裝: 7 X 7 MM, LEAD FREE, MLF-44
文件頁數(shù): 2/11頁
文件大?。?/td> 120K
代理商: SY58040UMY
2
SY58040U
Micrel
M9999-072904
hbwhelp@micrel.com or (408) 955-1690
FUNCTIONAL BLOCK DIAGRAM
Q0
/Q0
Q1
/Q1
SIN0 (CMOS/TTL)
SIN1 (CMOS/TTL)
SOUT0 (CMOS/TTL)
IN0
/IN0
VT0
50
50
VREF-AC0
0
1
2
3
IN1
/IN1
VT1
50
50
VREF-AC1
0
1
2
3
Q2
/Q2
IN2
/IN2
VT2
50
50
VREF-AC2
0
1
2
3
Q3
/Q3
IN3
/IN3
VT3
50
50
VREF-AC3
0
1
2
3
Control
Logic
SOUT1 (CMOS/TTL)
CONF (CMOS/TTL)
LOAD (CMOS/TTL)
TRUTH TABLES
Input Select Address Table
SIN1
SIN0
INPUT
0
0
IN0
0
1
IN1
1
0
IN2
1
1
IN3
Output Select Address Table
SOUT1
SOUT0
OUTPUT
0
0
Q0
0
1
Q1
1
0
Q2
1
1
Q3
相關(guān)PDF資料
PDF描述
SY58040UMYTR ULTRA PRECISION 4 X 4 CML SWITCH WITH INTERNAL I/O TERMINATION
SY604 125MHz TRIGGER PROGRAMMABLE TIMING EDGE VERNIER
SY604JC 125MHz TRIGGER PROGRAMMABLE TIMING EDGE VERNIER
SY604JCTR 125MHz TRIGGER PROGRAMMABLE TIMING EDGE VERNIER
SY605 125MHz WRITE PROGRAMMABLE TIMING EDGE VERNIER
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SY58040UMY TR 功能描述:模擬和數(shù)字交叉點 IC 5Gbps 4x4 CML Crosspoint Switch (I Temp) RoHS:否 制造商:Micrel 配置:2 x 2 封裝 / 箱體:MLF-16 數(shù)據(jù)速率:10.7 Gbps 輸入電平:CML, LVDS, LVPECL 輸出電平:CML 電源電壓-最大:3.6 V 電源電壓-最小:2.375 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 產(chǎn)品:Digital Crosspoint 封裝:Tube
SY58040UMYTR 制造商:MICREL 制造商全稱:Micrel Semiconductor 功能描述:ULTRA PRECISION 4 X 4 CML SWITCH WITH INTERNAL I/O TERMINATION
SY58051AUMG 功能描述:Configurable Multiple Function Configurable 1 Circuit 2 Input 16-QFN (3x3) 制造商:microchip technology 系列:SY58 包裝:管件 零件狀態(tài):有效 邏輯類型:可配置多功能 電路數(shù):1 輸入數(shù):2 施密特觸發(fā)器輸入:無 輸出類型:差分 電流 - 輸出高,低:- 電壓 - 電源:2.5 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:16-VFQFN 裸露焊盤 供應商器件封裝:16-QFN(3x3) 標準包裝:100
SY58051U 制造商:MICREL 制造商全稱:Micrel Semiconductor 功能描述:Ultra-Precision CML AnyGate ? with Internal Input and Output Termination
SY58051U_11 制造商:MICREL 制造商全稱:Micrel Semiconductor 功能描述:Ultra-Precision CML AnyGate ? with Internal Input and Output Termination