- 您現(xiàn)在的位置：買賣IC網 > PDF目錄383858 > SY100E167JC (MICREL INC) 6-BIT 2:1 MUX-REGISTER PDF資料下載
參數(shù)資料
| 型號： | SY100E167JC |
| 廠商： | MICREL INC |
| 元件分類： | 通用總線功能 |
| 英文描述： | 6-BIT 2:1 MUX-REGISTER |
| 中文描述： | 100E SERIES, HEX POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PQCC28 |
| 封裝： | PLASTIC, LCC-28 |
| 文件頁數(shù)： | 1/3頁 |
| 文件大?。?/td> | 155K |
| 代理商： | SY100E167JC |
5-127
SY10E167
SY10E167
SY100E167
SYNERGY
SEMICONDUCTOR
1999 Micrel-Synergy
I
1000MHz min. operating frequency
I
Extended 100E V
EE
range of –4.2V to –5.5V
I
800ps max. clock to output
I
Single-ended outputs
I
Asynchronous Master Reset
I
Dual clocks
I
Fully compatible with industry standard 10KH,
100K ECL levels
I
Internal 75K
input pulldown resistors
I
ESD protection of 2000V
I
Fully compatible with Motorola MC10E/100E167
I
Available in 28-pin PLCC package
FEATURES
The SY10/100E167 offer six 2:1 multiplexers followed
by D flip-flops with single-ended outputs, designed for use
in new, high-performance ECL systems. The Select (SEL)
control allows one of the two data inputs to the multiplexer
to pass through. The two external clock signals (CLK
1
,
CLK
2
) are gated through a logical OR operation before use
as control for the six flip-flops. The selected data are
transferred to the flip-flops on the rising edge of CLK
1
or
CLK
2
(or both).
The multiplexer operation is controlled by the Select
(SEL) signal which selects one of the two bits of input data
at each mux to be passed through.
When a logic HIGH is applied to the Master Reset (MR)
signal, it operates asychronously to take all outputs Q to a
logic LOW.
DESCRIPTION
6-BIT 2:1 MUX-REGISTER
Rev.: C
Issue Date: February, 1998
Amendment: /1
BLOCK DIAGRAM
PIN NAMES
Pin
Function
D
0a
–D
5a
Input Data a
D
0b
–D
5b
Input Data b
SEL
Select Input
CLK
1
, CLK
2
Clock Inputs
MR
Master Reset
Q
0
–Q
5
Data Outputs
V
CCO
V
CC
to Output
PIN CONFIGURATION
D
1
V
C
Q
0
D
1
D
0
D
2
D
2
TOP VIEW
PLCC
J28-1
26
27
28
1
2
3
4
18
17
16
15
14
13
12
25 24 23 22 21 20 19
5
6
7
8
9
10 11
V
EE
MR
SEL
D
5b
CLK
1
D
0a
CLK
2
V
CC
Q
3
Q
2
V
CCO
Q
5
Q
4
Q
1
V
C
N
D
3
D
4
D
4
D
5
D
3
D
R
Q
MUX
SEL
D
R
Q
D
R
Q
D
R
Q
D
R
Q
D
R
Q
0
Q
1
Q
2
Q
3
Q
4
Q
5
Q
MR
D
0a
CLK
1
CLK
2
SEL
D
0b
D
1a
D
1b
D
2a
D
2b
D
3a
D
3b
D
4a
D
4b
D
5a
D
5b
MUX
SEL
MUX
SEL
MUX
SEL
MUX
SEL
MUX
SEL
相關PDF資料 |
PDF描述 |
|---|---|
| SY10E167JCTR | 6-BIT 2:1 MUX-REGISTER |
| SY100E167JCTR | 6-BIT 2:1 MUX-REGISTER |
| SY10E167 | 6-BIT 2:1 MUX-REGISTER |
| SY10E175JC | 9-BIT LATCH WITH PARITY |
| SY10E175 | 9-Bit Latch with Parity(9位鎖存器（帶偶數(shù)校驗輸出）) |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| SY100E167JC TR | 功能描述:IC MUX/REGISTER 6-BIT 2:1 28PLCC RoHS:否 類別:集成電路 (IC) >> 邏輯 - 信號開關，多路復用器，解碼器 系列:100E 標準包裝:25 系列:74HC 類型:解碼器 電路:1 x 2:4 獨立電路:2 輸出電流高，低:5.2mA，5.2mA 電壓電源:單電源 電源電壓:2 V ~ 6 V 工作溫度:-40°C ~ 85°C 安裝類型:通孔 封裝/外殼:16-DIP（0.300"，7.62mm） 供應商設備封裝:16-DIP 包裝:管件 |
| SY100E167JCTR | 制造商:MICREL 制造商全稱:Micrel Semiconductor 功能描述:6-BIT 2:1 MUX-REGISTER |
| SY100E167JZ | 功能描述:寄存器 6-bit 2:1 Mux-Register (Lead Free) RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時鐘頻率:36 MHz 傳播延遲時間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube |
| SY100E167JZ TR | 功能描述:寄存器 6-bit 2:1 Mux-Register (Lead Free) RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時鐘頻率:36 MHz 傳播延遲時間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube |
| SY100E171 | 制造商:MICREL 制造商全稱:Micrel Semiconductor 功能描述:3-BIT 4:1 MULTIPLEXER |
發(fā)布緊急采購，3分鐘左右您將得到回復。