- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9603 > SPL505YC264BTT (Silicon Laboratories Inc)IC CLOCK CK505 BEARLAKE 64TSSOP PDF資料下載
參數(shù)資料
| 型號： | SPL505YC264BTT |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 2/27頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLOCK CK505 BEARLAKE 64TSSOP |
| 標(biāo)準(zhǔn)包裝： | 2,000 |
| 類型： | 時鐘/頻率發(fā)生器，多路復(fù)用器 |
| PLL： | 是 |
| 主要目的： | Intel CPU，PCI Express（PCIe） |
| 輸入： | 晶體 |
| 輸出： | LVCMOS |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:22 |
| 差分 - 輸入:輸出： | 無/是 |
| 頻率 - 最大： | 400MHz |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 工作溫度： | 0°C ~ 85°C |
| 安裝類型： | * |
| 封裝/外殼： | * |
| 供應(yīng)商設(shè)備封裝： | * |
| 包裝： | * |
第1頁當(dāng)前第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁
SPL505YC26
....................Document #: 001-03543 Rev *E Page 10 of 27
7
0
PCIF0_STP_CTRL
Allows control of PCIF0 with assertion of PCI_STOP#
0 = Free running PCIF, 1 = Stopped with PCI_STOP#
6
HW_Pin
TME_STRAP
Trusted mode enable strap status, 0 = normal, 1 = no overclocking
5
1
REF_DSC1
REF drive strength control, See Byte 18 for more setting
0 = Low, 1 = High
4
0
TEST_MODE_SEL
Mode select either REF/N or tri-state
0 = All output tri-state, 1 = All output REF/N
3
0
TEST_MODE_ENTRY
Allow entry into test mode
0=Normal operation, 1=Enter test mode
2
1
IO_VOUT2
IO_VOUT[2,1,0]
000 = 0.3V
001 = 0.4V
010 = 0.5V
011 = 0.6V
100 = 0.7V
101 = 0.8V, Default
110 = 0.9V
111 = 1.0V
10
IO_VOUT1
01
IO_VOUT0
Byte 9 Control Register 9
Byte 10 Control Register 10
Bit
@Pup
Name
Description
7
HW
SRC5_EN_STRAP
Read only bit for SRC5_EN_STRAP
0 = CPU/PCI_STOP enabled, 1 = SRC5 pair enabled
6
1
PLL3_EN
PLL3 Enabled
0 = PLL3 disabled, 1 = PLL3 enabled
5
1
PLL2_EN
PLL2 Enabled
0 = PLL2 disabled, 1 = PLL2 enabled
4
1
SRC_DIV_EN
SRC Divider Enabled
0 = SRC Divider disabled, 1 = SRC Divider enabled
3
1
PCI_DIV_EN
PCI Divider Enabled
0 = PCI Divider disabled, 1 = PCI Divider enabled
2
1
CPU_DIV_EN
CPU Divider Enabled
0 = CPU Divider disabled, 1 = CPU Divider enabled
1
CPU1_STP_CRTL
Allow control of CPU1 with assertion of CPU_STOP#
0 = Free running, 1 = Stopped with CPU_STOP#
0
1
CPU0_STP_CRTL
Allow control of CPU0 with assertion of CPU_STOP#
0 = Free running, 1 = Stopped with CPU_STOP#
Byte 11 Control Register 11
Bit
@Pup
Name
Description
7
HW
PCI3_CFG1
6
HW
PCI3_CFG0
5
0
25MHz_EN_SE1
25MHz Output Enabled applies to Powerdown / M1
(Only applies when PCI3/CGFG0 strap is set high to enter HW mode 3)
0 = 25MHz disabled in Powerdown / M1
1 = 25MHz enabled in Powerdown / M1; Sticky 1
4
1
RESERVED
Output
SSC
Output
SSC
Output
SSC
0
0 -Def
CPU / SRC / PCI33
Down
USB
NA
--
0
1
CPU
Down
USB
NA
SRC/PCI33
Down
1
0
2
CPU
Center
USB
NA
SRC/PCI33
Down
1
3
CPU
Center
USB/25M
NA
SRC/PCI33
Down
PLL2
PLL3
PCI3/
CGF1
PCI3/
CGF0
Mode
PLL1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| D38999/26JE26JA | CONN PLUG 26POS STRAIGHT W/SCKT |
| V24B28H250B3 | CONVERTER MOD DC/DC 28V 250W |
| ICS932S200BFLFT | IC FREQ TIMING GENERATOR 56-SSOP |
| MS27473E24B4S | CONN PLUG 56POS STRAIGHT W/SCKT |
| V24B24H250BG2 | CONVERTER MOD DC/DC 24V 250W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SPL5100PT | 制造商:CHENMKO 制造商全稱:Chenmko Enterprise Co. Ltd. 功能描述:SCHOTTKY BARRIER RECTIFIER |
| SPL520LLPT | 制造商:CHENMKO 制造商全稱:Chenmko Enterprise Co. Ltd. 功能描述:SCHOTTKY BARRIER RECTIFIER |
| SPL53-1024 | 制造商:Power-One 功能描述: |
| SPL53-4000 | 制造商:Power-One 功能描述: |
| SPL-53-DR-IR1-CDA | 制造商:SOURCE 制造商全稱:Source Photonics, Inc. 功能描述:SFP Bi-Directional Transceiver Preliminary |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。