參數(shù)資料
型號： SL28PCIE50ALCT
廠商： Silicon Laboratories Inc
文件頁數(shù)： 3/16頁
文件大?。?/td> 0K
描述： IC CLOCK PCIE GEN2 48QFN
標準包裝： 2,500
系列： EProClock®
類型： *
PLL： 帶旁路
輸入： 時鐘，晶體
輸出： 時鐘
電路數(shù)： 1
比率 - 輸入:輸出： 1:10
差分 - 輸入:輸出： 無/是
頻率 - 最大： 100MHz
除法器/乘法器： 無/是
電源電壓： 3.135 V ~ 3.465 V
工作溫度： 0°C ~ 85°C
安裝類型： *
封裝/外殼： *
供應(yīng)商設(shè)備封裝： *
包裝： *
SL28PCIe50
DOC#: SP-AP-0758 (Rev. AA)
Page 11 of 16
Test and Measurement Set-up
AC Electrical Specifications
Parameter
Description
Condition
Min.
Max.
Unit
Crystal
LACC
Long-term Accuracy
Measured at VDD/2 differential
–
250
ppm
Clock Input
TDC
CLKIN Duty Cycle
Measured at VDD/2
47
53
%
TR/TF
CLKIN Rise and Fall Times
Measured between 0.2VDD and 0.8VDD
0.5
4.0
V/ns
TCCJ
CLKIN Cycle to Cycle Jitter
Measured at VDD/2
–
250
ps
TLTJ
CLKIN Long Term Jitter
Measured at VDD/2
–
350
ps
VIL
Input Low Voltage
XIN / CLKIN pin
–
0.8
V
VIH
Input High Voltage
XIN / CLKIN pin
2
VDD+0.3
V
IIL
Input LowCurrent
XIN / CLKIN pin, 0 < VIN <0.8
–
20
uA
IIH
Input HighCurrent
XIN / CLKIN pin, VIN = VDD
–
35
uA
SRC at 0.7V
TDC
Duty Cycle
Measured at 0V differential
45
55
%
TCCJ
Cycle to Cycle Jitter
Measured at 0V differential
–
125
ps
RMSGEN1
Output PCIe* Gen1 REFCLK phase
jitter
BER = 1E-12 (including PLL BW 8 - 16
MHz, ζ = 0.54, Td=10 ns,
Ftrk=1.5 MHz)
0108
ps
RMSGEN2
Output PCIe* Gen2 REFCLK phase
jitter
Includes PLL BW 8 - 16 MHz, Jitter
Peaking = 3dB, ζ = 0.54, Td=10 ns),
Low Band, F < 1.5MHz
03.0
ps
RMSGEN2
Output PCIe* Gen2 REFCLK phase
jitter
Includes PLL BW 8 - 16 MHz, Jitter
Peaking = 3dB, ζ = 0.54, Td=10 ns),
Low Band, F < 1.5MHz
03.1
ps
LACC
Long Term Accuracy
Measured at 0V differential
–
100
ppm
TR / TF
Rising/Falling Slew Rate
Measured differentially from ±150 mV
2.5
8
V/ns
CONFI_SE1 & CONF_SE2 at 3.3V
TDC
Duty Cycle
Measurement at 1.5V
45
55
%
TR / TF (48M) Rising and Falling Edge Rate
Measured between 0.8V and 2.0V
1.0
4.0
V/ns
TCCJ
Cycle to Cycle Jitter
Measurement at 1.5V
–
300
ps
LACC
Long Term Accuracy
Measurement at 1.5V
–
100
ppm
25M at 3.3V
TDC
Duty Cycle
Measurement at 1.5V
45
55
%
TR / TF
Rising and Falling Edge Rate
Measured between 0.8V and 2.0V
1.0
4.0
V/ns
TCCJ
Cycle to Cycle Jitter
Measurement at 1.5V
–
300
ps
LACC
Long Term Accuracy
Measured at 1.5V
–
100
ppm
ENABLE/DISABLE and SET-UP
TSTABLE
Clock Stabilization from Power-up
–
1.8
ms
TSTABLE
Clock Stabilization from CLKREQ and
Output Enable
–1.0
ms
TSS
Stopclock Set-up Time
10.0
–
ns
相關(guān)PDF資料
PDF描述
ICS840022AKI-02LFT IC CLOCK GENERATOR 16VFQFPN
SL28PCIE30ALCT IC CLOCK PCIE GEN2 DIFF 32QFN
ICS527R-01LFT IC CLOCK SLICER ZD BUFFER 28SSOP
VE-203-MY-F1 CONVERTER MOD DC/DC 24V 50W
VI-J7K-MZ-F4 CONVERTER MOD DC/DC 40V 25W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SL28PCIe50ALI 功能描述:時鐘發(fā)生器及支持產(chǎn)品 PCIe Family w/OE 25MHz Xtal input RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56
SL28PCIe50ALIT 功能描述:時鐘發(fā)生器及支持產(chǎn)品 PCIe Family w/OE 25MHz Xtal input RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56
SL28PCIe50LC 功能描述:時鐘發(fā)生器及支持產(chǎn)品 PCIE family w/OE 25MHz Xtal input RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56
SL28PCIe50LCT 功能描述:時鐘發(fā)生器及支持產(chǎn)品 PCIE family w/OE 25MHz Xtal input RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56
SL28PCIe50LI 功能描述:時鐘發(fā)生器及支持產(chǎn)品 PCIE family w/OE 25MHz Xtal input RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*