- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄296863 > PSD913F1V-12B81 (意法半導(dǎo)體) Flash In-System Programmable ISP Peripherals For 8-bit MCUs PDF資料下載
參數(shù)資料
| 型號： | PSD913F1V-12B81 |
| 廠商： | 意法半導(dǎo)體 |
| 英文描述： | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| 中文描述： | Flash在系統(tǒng)可編程ISP的外設(shè)的8位微控制器 |
| 文件頁數(shù)： | 71/94頁 |
| 文件大?。?/td> | 476K |
| 代理商： | PSD913F1V-12B81 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁當(dāng)前第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁
Preliminary Information
PSD9XX Family
69
-70
-90
-15
Symbol
Parameter
Conditions
Min
Max
Min
Max
Min
Max
Unit
tLVLX
ALE or AS Pulse Width
15
20
28
tAVLX
Address Setup Time
(Note 1)
4
6
10
ns
tLXAX
Address Hold Time
(Note 1)
7
8
11
ns
tAVWL
Address Valid to Leading Edge of WR
(Notes 1 and 3)
8
15
20
ns
t SLWL
CS Valid to Leading Edge of WR
(Note 3)
12
15
20
ns
t DVWH
WR Data Setup Time
(Note 3)
25
35
45
ns
t WHDX
WR Data Hold Time
(Note 3)
4
5
ns
t WLWH
WR Pulse Width
(Note 3)
31
35
45
ns
tWHAX1
Trailing Edge of WR to Address Invalid
(Note 3)
6
8
10
ns
tWHAX2
Trailing Edge of WR to DPLD Address
Input Invalid
(Note 3 and 4)
0
ns
tWHPV
Trailing Edge of WR to Port Output
Valid Using I/O Port Data Register
(Note 3)
27
30
38
ns
tAVPV
Address Input Valid to Address
(Note 2)
20
25
30
ns
Output Delay
Write Timing (5 V ± 10% Versions)
Microcontroller Interface – PSD9XX AC/DC Parameters
(5V ± 10% Versions)
NOTES: 1.
Any input used to select an internal PSD9XX function.
2.
In multiplexed mode, latched addresses generated from ADIO delay to address output on any Port.
3.
WR timing has the same timing as E, LDS, UDS, WRL, and WRH signals.
4.
Address Hold Time for DPLD inputs that are used to generate chip selects for internal PSD memory.
-70
-90
-15
Fast
Slew
PT
TURBO
Rate
Symbol
Parameter
Conditions Min
Max
Min
Max
Min
Max
Aloc
OFF
(Note 1)
Unit
tPD
PLD Input Pin/Feedback
to PLD Combinatorial
20
25
32
Add 2
Add 10 Sub 2
ns
Output
tARD
PLD Array Delay
Any
11
16
22
Add 2
ns
Micro
Cell
PLD Combinatorial Timing (5 V ± 10%)
NOTE: 1. Fast Slew Rate output available on PA[3:0], PB[3:0], and PD[2:0].
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PSD913F1V-12B81I | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD913F1V-12J | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD913F1V-12JI | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD913F1V-12M | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD933212JIT | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PSD913F1V-12B81I | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD913F1V-12J | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD913F1V-12JI | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD913F1V-12M | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD913F1V-12MI | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。