- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄385692 > P4C170-55CM (PYRAMID SEMICONDUCTOR CORP) ULTRA HIGH SPEED 4K x 4 STATIC CMOS RAMS PDF資料下載
參數(shù)資料
| 型號(hào)： | P4C170-55CM |
| 廠商： | PYRAMID SEMICONDUCTOR CORP |
| 元件分類(lèi)： | DRAM |
| 英文描述： | ULTRA HIGH SPEED 4K x 4 STATIC CMOS RAMS |
| 中文描述： | 4K X 4 STANDARD SRAM, 55 ns, CDIP20 |
| 封裝： | 0.300 INCH, SIDE BRAZED, CERAMIC, DIP-20 |
| 文件頁(yè)數(shù)： | 4/15頁(yè) |
| 文件大?。?/td> | 246K |
| 代理商： | P4C170-55CM |
第1頁(yè)第2頁(yè)第3頁(yè)當(dāng)前第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)
P4C168, P4C169, P4C170
Page 4 of 15
Document #
SRAM107
REV A
Notes:
7. ADDRESS must be valid prior to, or coincident with
CE
/
CS
transition
low. For Fast
CS
, t
must still be met.
8. Transition is measured ±200mV from steady state voltage prior to
change, with loading as specified in Figure 1.
9. Read Cycle Time is measured from the last valid address to the first
transitioning address.
TIMING WAVEFORM OF READ CYCLE NO. 2 (
CE
/
CS
CONTROLLED)
(5,7)
TIMING WAVEFORM OF READ CYCLE NO. 3—P4C170 ONLY (
OE
CONTROLLED)
(5)
TIMING WAVEFORM OF READ CYCLE NO. 1 (ADDRESS CONTROLLED)
(5,6)
Notes:
5.
WE
is HIGH for READ cycle.
6.
CE
/
CS
and
OE
are LOW for READ cycle.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| P4C170-55DC | ULTRA HIGH SPEED 4K x 4 STATIC CMOS RAMS |
| P4C170-55DM | ULTRA HIGH SPEED 4K x 4 STATIC CMOS RAMS |
| P4C170-55FC | ULTRA HIGH SPEED 4K x 4 STATIC CMOS RAMS |
| P4C170-55FM | ULTRA HIGH SPEED 4K x 4 STATIC CMOS RAMS |
| P4C170-55FSC | ULTRA HIGH SPEED 4K x 4 STATIC CMOS RAMS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| P4C188-30PC | 制造商:PERF SEMI 功能描述: |
| P4C214-13PP52C | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:x16 SRAM |
| P4C214-17PP52C | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:x16 SRAM |
| P4C214-20PP52C | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:x16 SRAM |
| P4C214-25GR52B | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:x16 SRAM |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。