- 您現(xiàn)在的位置：買賣IC網 > PDF目錄384755 > MT46V64M8TG-8L (Micron Technology, Inc.) DOUBLE DATA RATE DDR SDRAM PDF資料下載
參數(shù)資料
| 型號： | MT46V64M8TG-8L |
| 廠商： | Micron Technology, Inc. |
| 英文描述： | DOUBLE DATA RATE DDR SDRAM |
| 中文描述： | 雙倍數(shù)據(jù)速率的DDR SDRAM內存 |
| 文件頁數(shù)： | 19/68頁 |
| 文件大?。?/td> | 2555K |
| 代理商： | MT46V64M8TG-8L |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁當前第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁
19
512Mb: x4, x8, x16 DDR SDRAM
512Mx4x8x16DDR_B.p65
–
Rev. B; Pub 4/01
Micron Technology, Inc., reserves the right to change products or specifications without notice.
2001, Micron Technology, Inc.
512Mb: x4, x8, x16
DDR SDRAM
ADVANCE
Figure 8
Consecutive READ Bursts
CK
CK#
COMMAND
READ
NOP
READ
NOP
NOP
NOP
ADDRESS
Bank,
Col
n
Bank,
Col
b
COMMAND
READ
NOP
READ
NOP
NOP
NOP
ADDRESS
Bank,
Col
n
Bank,
Col
b
CL = 2
CK
CK#
DQ
DQS
CL = 2.5
DQ
DQS
DO
n
DO
b
DO
n
DO
b
T0
T1
T2
T3
T2n
T3n
T4
T5
T4n
T5n
T0
T1
T2
T3
T2n
T3n
T4
T5
T4n
T5n
NOTE
: 1. DO
n
(or
b
) = data-out from column
n
(or column
b
).
2. Burst length = 4 or 8 (if 4, the bursts are concatenated; if 8, the second burst interrupts the first).
3. Three subsequent elements of data-out appear in the programmed order following DO
n.
4. Three (or seven) subsequent elements of data-out appear in the programmed order following DO
b.
5. Shown with nominal
t
AC,
t
DQSCK, and
t
DQSQ.
6. Example applies only when READ commands are issued to same device.
DON
’
T CARE
TRANSITIONING DATA
相關PDF資料 |
PDF描述 |
|---|---|
| MT48LC16M8A2 | SYNCHRONOUS DRAM |
| MT48LC2M32B2 | SYNCHRONOUS DRAM |
| MT48LC32M8A2 | SYNCHRONOUS DRAM |
| MT48LC16M16A2 | SYNCHRONOUS DRAM |
| MT48LC64M4A2 | SYNCHRONOUS DRAM |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MT46V8M16 | 制造商:MICRON 制造商全稱:Micron Technology 功能描述:DOUBLE DATA RATE DDR SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。