參數(shù)資料
型號： MC74AC20MEL
廠商： ON SEMICONDUCTOR
元件分類： 通用總線功能
英文描述： Dual 4-Input NAND Gate
中文描述： AC SERIES, DUAL 4-INPUT NAND GATE, PDSO14
封裝： EIAJ, SO-14
文件頁數(shù)： 7/8頁
文件大?。?/td> 100K
代理商： MC74AC20MEL
MC74AC20, MC74ACT20
http://onsemi.com
7
PACKAGE DIMENSIONS
TSSOP–14
DT SUFFIX
14 PIN PLASTIC TSSOP PACKAGE
CASE 948G–01
ISSUE O
DIM
A
B
C
D
F
G
H
J
J1
K
K1
L
M
MIN
4.90
4.30
---
0.05
0.50
0.65 BSC
0.50
0.09
0.09
0.19
0.19
6.40 BSC
0
MAX
5.10
4.50
1.20
0.15
0.75
MIN
0.193
0.169
---
0.002
0.020
0.026 BSC
0.020
0.004
0.004
0.007
0.007
0.252 BSC
0
MAX
0.200
0.177
0.047
0.006
0.030
INCHES
MILLIMETERS
0.60
0.20
0.16
0.30
0.25
0.024
0.008
0.006
0.012
0.010
8
8
NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSION A DOES NOT INCLUDE MOLD FLASH,
PROTRUSIONS OR GATE BURRS. MOLD FLASH
OR GATE BURRS SHALL NOT EXCEED 0.15
(0.006) PER SIDE.
4. DIMENSION B DOES NOT INCLUDE INTERLEAD
FLASH OR PROTRUSION. INTERLEAD FLASH OR
PROTRUSION SHALL NOT EXCEED
0.25 (0.010) PER SIDE.
5. DIMENSION K DOES NOT INCLUDE DAMBAR
PROTRUSION. ALLOWABLE DAMBAR
PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN
EXCESS OF THE K DIMENSION AT MAXIMUM
MATERIAL CONDITION.
6. TERMINAL NUMBERS ARE SHOWN FOR
REFERENCE ONLY.
7. DIMENSION A AND B ARE TO BE DETERMINED
AT DATUM PLANE -W-.
S
U
0.15 (0.006) T
2X
L/2
S
U
M
0.10 (0.004)
V
S
T
L
–U–
SEATING
PLANE
0.10 (0.004)
–T–
SECTION N–N
DETAIL E
J J1
K
K1
éé
éé
DETAIL E
F
M
–W–
0.25 (0.010)
8
14
7
1
PIN 1
H
G
A
D
C
B
S
U
0.15 (0.006) T
–V–
14X REF
N
N
EIAJ–14
M SUFFIX
14 PIN PLASTIC EIAJ PACKAGE
CASE 965–01
ISSUE O
H
E
A
1
DIM
A
MIN
---
0.05
0.35
0.18
9.90
5.10
1.27 BSC
7.40
0.50
1.10
0
0.70
---
MAX
2.05
0.20
0.50
0.27
10.50
5.45
MIN
---
0.002
0.014
0.007
0.390
0.201
0.050 BSC
0.291
0.020
0.043
0
MAX
0.081
0.008
0.020
0.011
0.413
0.215
INCHES
MILLIMETERS
8.20
0.85
1.50
10
0.323
0.033
0.059
10
0.90
1.42
0.028
---
0.035
0.056
A
1
b
c
D
E
e
H
E
0.50
Q
1
Z
L
E
M
L
E
Q
1
NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSIONS D AND E DO NOT INCLUDE MOLD
FLASH OR PROTRUSIONS AND ARE MEASURED
AT THE PARTING LINE. MOLD FLASH OR
PROTRUSIONS SHALL NOT EXCEED 0.15 (0.006)
PER SIDE.
4. TERMINAL NUMBERS ARE SHOWN FOR
REFERENCE ONLY.
5. THE LEAD WIDTH DIMENSION (b) DOES NOT
INCLUDE DAMBAR PROTRUSION. ALLOWABLE
DAMBAR PROTRUSION SHALL BE 0.08 (0.003)
TOTAL IN EXCESS OF THE LEAD WIDTH
DIMENSION AT MAXIMUM MATERIAL CONDITION.
DAMBAR CANNOT BE LOCATED ON THE LOWER
RADIUS OR THE FOOT. MINIMUM SPACE
BETWEEN PROTRUSIONS AND ADJACENT LEAD
TO BE 0.46 ( 0.018).
0.13 (0.005)
M
0.10 (0.004)
D
Z
E
1
14
8
7
e
A
b
VIEW P
c
L
DETAIL P
M
相關PDF資料
PDF描述
MC74ACT20DR2 Dual 4-Input NAND Gate
MC74ACT20DT Dual 4-Input NAND Gate
MC74ACT20DTR2 Dual 4-Input NAND Gate
MC74ACT20MEL Dual 4-Input NAND Gate
MC74AC86NG QUAD 2-INPUT EXCLUSIVE-OR GATE
相關代理商/技術參數(shù)
參數(shù)描述
MC74AC20MELG 功能描述:邏輯門 2-6V Dual 4-Input NAND RoHS:否 制造商:Texas Instruments 產(chǎn)品:OR 邏輯系列:LVC 柵極數(shù)量:2 線路數(shù)量（輸入/輸出）:2 / 1 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 傳播延遲時間:3.8 ns 電源電壓-最大:5.5 V 電源電壓-最小:1.65 V 最大工作溫度:+ 125 C 安裝風格:SMD/SMT 封裝 / 箱體:DCU-8 封裝:Reel
MC74AC20MG 功能描述:邏輯門 2-6V Dual 4-Input NAND RoHS:否 制造商:Texas Instruments 產(chǎn)品:OR 邏輯系列:LVC 柵極數(shù)量:2 線路數(shù)量（輸入/輸出）:2 / 1 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 傳播延遲時間:3.8 ns 電源電壓-最大:5.5 V 電源電壓-最小:1.65 V 最大工作溫度:+ 125 C 安裝風格:SMD/SMT 封裝 / 箱體:DCU-8 封裝:Reel
MC74AC20N 功能描述:邏輯門 2-6V Dual 4-Input RoHS:否 制造商:Texas Instruments 產(chǎn)品:OR 邏輯系列:LVC 柵極數(shù)量:2 線路數(shù)量（輸入/輸出）:2 / 1 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 傳播延遲時間:3.8 ns 電源電壓-最大:5.5 V 電源電壓-最小:1.65 V 最大工作溫度:+ 125 C 安裝風格:SMD/SMT 封裝 / 箱體:DCU-8 封裝:Reel
MC74AC20NG 功能描述:邏輯門 2-6V Dual 4-Input NAND RoHS:否 制造商:Texas Instruments 產(chǎn)品:OR 邏輯系列:LVC 柵極數(shù)量:2 線路數(shù)量（輸入/輸出）:2 / 1 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 傳播延遲時間:3.8 ns 電源電壓-最大:5.5 V 電源電壓-最小:1.65 V 最大工作溫度:+ 125 C 安裝風格:SMD/SMT 封裝 / 箱體:DCU-8 封裝:Reel
MC74AC2244DWG 制造商:ON Semiconductor 功能描述:
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*