- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45313 > MC68HLC908JK1CP (FREESCALE SEMICONDUCTOR INC) 8-BIT, FLASH, 4 MHz, MICROCONTROLLER, PDIP20 PDF資料下載
參數(shù)資料
| 型號： | MC68HLC908JK1CP |
| 廠商： | FREESCALE SEMICONDUCTOR INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, FLASH, 4 MHz, MICROCONTROLLER, PDIP20 |
| 封裝： | PLASTIC, DIP-20 |
| 文件頁數(shù)： | 80/215頁 |
| 文件大?。?/td> | 2324K |
| 代理商： | MC68HLC908JK1CP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁當前第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁
Low Voltage Inhibit (LVI)
Technical Data
MC68H(R)C08JL3 — Rev. 4
170
Low Voltage Inhibit (LVI)
MOTOROLA
16.4 Functional Description
Figure 16-1 shows the structure of the LVI module. The LVI is enabled
after a reset. The LVI module contains a bandgap reference circuit and
comparator. Setting LVI disable bit (LVID) disables the LVI to monitor
VDD voltage. The LVI trip voltage selection bits (LVIT1, LVIT0)
determines at which VDD level the LVI module should take actions.
The LVI module generates one output signal:
LVI Reset — an reset signal will be generated to reset the CPU when
VDD drops to below the set trip point.
Figure 16-1. LVI Module Block Diagram
16.5 LVI Control Register (CONFIG2/CONFIG1)
LOW VDD
LVT1
LVID
DETECTOR
VDD
LVI RESET
LVT0
V
DD > LVI
TRIP = 0
V
DD < LVI
TRIP = 1
Address:
$001E
Bit 7
654321
Bit 0
Read:
IRQPUD
R
LVIT1
LVIT0
R
Write:
Reset:
0
Not affected
000
POR:
00000000
R
= Reserved
Figure 16-2. Configuration Register 2 (CONFIG2)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68HLC908JK1CP | 8-BIT, FLASH, 4 MHz, MICROCONTROLLER, PDIP20 |
| MC68HRC908JK1MP | 8-BIT, FLASH, 8 MHz, MICROCONTROLLER, PDIP20 |
| MCHC908JK1CDWR2 | 8-BIT, FLASH, 4 MHz, MICROCONTROLLER, PDSO20 |
| MCHRC908JK1MDWR2 | 8-BIT, FLASH, 8 MHz, MICROCONTROLLER, PDSO20 |
| MC68HRC908JK1MP | 8-BIT, FLASH, 8 MHz, MICROCONTROLLER, PDIP20 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68HLC908JK3CP | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC68HLC908QT1CFQ | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC68HLC908QT4CDW | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC68HLC908QT4CFQ | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC68HLC908QY1CDW | 制造商:Rochester Electronics LLC 功能描述:LOW V-1.5K FLASH W/O ADC - Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復。