![](http://datasheet.mmic.net.cn/30000/MC68HC705P6AMDW_datasheet_2369997/MC68HC705P6AMDW_10.png)
Table of Contents
Advance Information
MC68HC705P6A — Rev. 2.0
10
Table of Contents
MOTOROLA
Section 8. Capture/Compare Timer
8.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
8.2
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
8.3
Timer Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
8.3.1
Input Capture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
8.3.2
Output Compare . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
8.4
Timer I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .68
8.4.1
Timer Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . .68
8.4.2
Timer Status Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
8.4.3
Timer Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
8.4.4
Alternate Timer Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . 72
8.4.5
Input Capture Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
8.4.6
Output Compare Registers. . . . . . . . . . . . . . . . . . . . . . . . . . 74
8.5
Timer During Wait/Halt Mode . . . . . . . . . . . . . . . . . . . . . . . . . . 75
8.6
Timer During Stop Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Section 9. Analog Subsystem
9.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
9.2
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
9.3
Analog Section . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
9.3.1
Ratiometric Conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
9.3.2
Reference Voltage (VREFH) . . . . . . . . . . . . . . . . . . . . . . . . .78
9.3.3
Accuracy and Precision . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
9.4
Conversion Process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .78
9.5
Digital Section. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .79
9.5.1
Conversion Times . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
9.5.2
Internal versus External Oscillator . . . . . . . . . . . . . . . . . . . . 79
9.5.3
Multi-Channel Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
9.6
A/D Status and Control Register (ADSC) . . . . . . . . . . . . . . . . . 80
9.7
A/D Conversion Data Register (ADC). . . . . . . . . . . . . . . . . . . .82
9.8
A/D Subsystem Operation during Halt/Wait Modes . . . . . . . . . 82
9.9
A/D Subsystem Operation during Stop Mode. . . . . . . . . . . . . . 82