- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄371048 > MC68HC11A8BCP2 (MOTOROLA INC) HCMOS Single-Chip Microcontroller PDF資料下載
參數(shù)資料
| 型號(hào)： | MC68HC11A8BCP2 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | HCMOS Single-Chip Microcontroller |
| 中文描述： | 8-BIT, MROM, 2 MHz, MICROCONTROLLER, PDIP48 |
| 封裝： | DIP-48 |
| 文件頁(yè)數(shù)： | 108/158頁(yè) |
| 文件大?。?/td> | 776K |
| 代理商： | MC68HC11A8BCP2 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)當(dāng)前第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)
MOTOROLA
10-10
CPU, ADDRESSING MODES, AND INSTRUCTION SET
MC68HC11A8
TECHNICAL DATA
10
ROR (opr)
Rotate Right
EXT
IND,X
IND,Y
A INH
B INH
76
66
18 66
46
56
hh ll
ff
ff
3
2
3
1
1
6
6
7
2
2
5-8
6-3
7-3
2-1
2-1
- - - -
¤ ¤ ¤ ¤
RORA
RORB
RTI
RTS
SBA
SBCA (opr) Subtract with Carry from A
Return from Interrupt
Return from Subroutine
Subtract B from A
See Special Ops
See Special Ops
A – B
→
A
A – M – C
→
A
INH
INH
INH
A IMM
A DIR
A EXT
A IND,X
A IND,Y
B IMM
B DIR
B EXT
B IND,X
B IND,Y
INH
INH
INH
A DIR
A EXT
A IND,X
A IND,Y
B DIR
B EXT
B IND,X
B IND,Y
DIR
EXT
IND,X
IND,Y
INH
DIR
EXT
IND,X
IND,Y
DIR
EXT
IND,X
IND,Y
DIR
EXT
IND,X
IND,Y
A IMM
A DIR
A EXT
A IND,X
A IND,Y
B IMM
B DIR
B EXT
B IND,X
B IND,Y
IMM
DlR
EXT
IND,X
IND,Y
INH
INH
INH
INH
3B
39
10
82
92
B2
A2
1
1
1
2
2
3
2
3
2
2
3
2
3
1
1
1
2
3
2
3
2
3
2
3
2
3
2
3
1
2
3
2
3
2
3
2
3
3
4
3
3
2
2
3
2
3
2
2
3
2
3
3
2
3
2
3
1
1
1
1
12
5
2
2
3
4
4
5
2
3
4
4
5
2
2
2
3
4
4
5
3
4
4
5
4
5
5
6
2
4
5
5
6
4
5
5
6
5
6
6
6
2
3
4
4
5
2
3
4
4
5
4
5
6
6
7
14
2
2
2
2-14
2-12
2-1
3-1
4-1
5-2
6-2
7-2
3-1
4-1
5-2
6-2
7-2
2-1
2-1
2-1
4-2
5-3
6-5
7-5
4-2
5-3
6-5
7-5
4-4
5-5
6-8
7-7
2-1
4-4
5-5
6-8
7-7
4-4
5-5
6-8
7-7
4-6
5-7
6-9
7-7
3-1
4-1
5-2
6-2
7-2
3-1
4-1
5-2
6-2
7-2
3-3
4-7
5-10
6-10
7-8
2-15
2-1
2-1
2-1
¤
↓
¤ ¤ ¤ ¤ ¤ ¤
- - - - - - - -
- - - -
¤ ¤ ¤ ¤
- - - -
¤ ¤ ¤ ¤
18 A2
ii
dd
hh ll
ff
ff
ii
dd
hh ll
ff
ff
SBCB (opr) Subtract with Carry from B
B – M – C
→
B
C2
D2
F2
E2
18 E2
OD
OF
OB
- - - -
¤ ¤ ¤ ¤
SEC
SEI
SEV
STAA (opr) Store Accumulator A
Set Carry
Set Interrupt Mask
Set Overflow Flag
1
→
C
1
→
I
1
→
V
A
→
M
- - - - - - - 1
- - - 1 - - - -
- - - - - - 1 -
- - - -
¤ ¤
0 -
97
B7
A7
18 A7
dd
hh ll
ff
ff
dd
hh ll
ff
ff
dd
hh ll
ff
ff
STAB (opr) Store Accumulator B
B
→
M
D7
F7
E7
18 E7
DD
FD
ED
18 ED
- - - -
¤ ¤
0 -
STD (opr)
Store Accumulator D
A
→
M, B
→
M + 1
- - - -
¤ ¤
0 -
STOP
STS (opr)
Stop Internal Clocks
Store Stack Pointer
CF
9F
BF
AF
- - - - - - - -
- - - -
¤ ¤
0 -
SP
→
M:M + 1
18 AF
dd
hh ll
ff
ff
dd
hh ll
ff
ff
dd
hh ll
ff
ff
ii
dd
hh lI
ff
ff
ii
dd
hh ll
ff
ff
jj kk
dd
hh ll
ff
ff
STX (opr)
Store Index Register X
IX
→
M:M + 1
DF
FF
EF
CD EF
18 DF
18 FF
1A EF
18 EF
- - - -
¤ ¤
0 -
STY (opr)
Store Index Register Y
IY
→
M:M + 1
- - - -
¤ ¤
0 -
SUBA (opr) Subtract Memory from A
A – M
→
A
80
90
B0
A0
18 A0
- - - -
¤ ¤ ¤ ¤
SUBB (opr) Subtract Memory from B
B – M
→
B
C0
D0
F0
E0
18 E0
- - - -
¤ ¤ ¤ ¤
SUBD (opr) Subtract Memory from D
D – M:M + 1
→
D
83
93
B3
A3
18 A3
- - - -
¤ ¤ ¤ ¤
SWI
TAB
TAP
TBA
*Cycle-by-cycle number provides a reference to Tables 10-2 through 10-8 which detail cycle-by-cycle operation.
Example: Table 10-1 Cycle-by-Cycle column reference number 2-4 equals Table 10-2 line item 2-4.
Software Interrupt
Transfer A to B
Transfer A to CC Register
Transfer B to A
See Special Ops
A
→
B
A
→
CCR
B
→
A
3F
16
06
17
- - - 1- - - -
- - - -
¤ ¤
0 -
¤
↓
¤ ¤ ¤ ¤ ¤ ¤
- - - -
¤ ¤
0 -
Table 10-1 MC68HC11A8 Instructions, Addressing Modes, and Execution Times
(Sheet 5 of 6)
Source
Form(s)
Operation
Boolean Expression
Addressing
Mode for
Operand
Machine Coding
(Hexadecimal)
Opcode
B
C
Cycle
by
Cycle*
Condition Codes
Operand(s)
S X H I N Z V C
C
b0
b7
C
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68HC11A8BMP2 | HCMOS Single-Chip Microcontroller |
| MC68HC11A8BVP2 | HCMOS Single-Chip Microcontroller |
| MC68HC11A1CFN2 | HCMOS Single-Chip Microcontroller |
| MC68HCP11A1CFN2 | HCMOS Single-Chip Microcontroller |
| MC68HCP11A1CFN3 | HCMOS Single-Chip Microcontroller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68HC11A8BMP2 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:HCMOS Single-Chip Microcontroller |
| MC68HC11A8BVP2 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:HCMOS Single-Chip Microcontroller |
| MC68HC11A8FN | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:8-Bit Microcontrollers |
| MC68HC11A8FN1 | 制造商:Motorola Inc 功能描述: |
| MC68HC11A8MCFN2 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:HCMOS Single-Chip Microcontroller |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。